双边沿触发MUX-D扫描触发器制造技术

本公开涉及双边沿触发MUX

【技术实现步骤摘要】
双边沿触发MUX-D扫描触发器


[0001]本公开涉及双边沿触发MUX-D扫描触发器。

技术介绍

[0002]由于诸如人工智能(AI)、机器学习、自动驾驶和安全/加密货币等新应用的出现，对于现代微处理器、分立图形、数字信号处理器(DSP)以及膝上型计算机和服务器中的硬件加速器的高性能设计正日益成为重要因素。在这样的数字系统中，功耗的主要部分归因于对电路节点的负载电容进行充电和放电，也称为动态功率。在当今的时钟控制同步系统(例如微处理器、DSP、AI/机器学习和服务器)中，总功耗的大部分(例如大于50％)位于时钟网格和最终顺序负载中。

技术实现思路

[0003]根据本公开的一方面，提供了一种用于对数据进行采样的装置，包括：扫描多路复用器，用于选择数据输入或扫描输入之一；第一主锁存器，耦合到所述扫描多路复用器的输出；第二主锁存器，耦合到所述扫描多路复用器的输出，其中，所述第一主锁存器在时钟为低时是透明的，并且其中，所述第二主锁存器在所述时钟为高时是透明的；第一三态反相器，耦合到所述第一主锁存器；以及第二三态反相器，耦合到所述第二主锁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于对数据进行采样的装置，包括：扫描多路复用器，用于选择数据输入或扫描输入之一；第一主锁存器，耦合到所述扫描多路复用器的输出；第二主锁存器，耦合到所述扫描多路复用器的输出，其中，所述第一主锁存器在时钟为低时是透明的，并且其中，所述第二主锁存器在所述时钟为高时是透明的；第一三态反相器，耦合到所述第一主锁存器；以及第二三态反相器，耦合到所述第二主锁存器，其中，所述第一三态反相器或所述第二三态反相器之一用于将信号直接驱动到输出节点。2.根据权利要求1所述的装置，其中，所述第一三态反相器和所述第二三态反相器能够由所述时钟控制。3.根据权利要求1所述的装置，其中，所述输出节点独立于保持器电路。4.根据权利要求1所述的装置，其中，所述第一主锁存器包括：第一传输门；以及第一存储器元件，耦合到所述第一传输门。5.根据权利要求1所述的装置，其中，所述第二主锁存器包括：第二传输门；以及第二存储器元件，耦合到所述第二传输门。6.根据权利要求1所述的装置，其中，所述扫描多路复用器包括：第三三态反相器，耦合到所述扫描输入，并且能够由扫描选择信号控制；以及第四三态反相器，耦合到所述数据输入，并且能够由所述扫描选择信号控制。7.根据权利要求1所述的装置，其中，所述扫描多路复用器包括：第三三态反相器，耦合到所述扫描输入，并且能够由扫描选择信号控制；反相器，耦合到所述数据输入；以及通过门，耦合到所述反相器，其中，所述通过门能够由所述扫描选择信号控制。8.根据权利要求1至7中任一项所述的装置，其中，所述第一三态反相器包括：第一反相器，耦合到所述第一主锁存器；以及第一通过门，连接到所述第一反相器的输出和所述输出节点。9.根据权利要求8所述的装置，其中，所述第二三态反相器包括：第二反相器，耦合到所述第二主锁存器；以及第二通过门，连接到所述第二反相器的输出和所述输出节点。10.一种装置，包括：时钟电路，用于提供时钟和该时钟的反相；以及矢量触发器电路，包括多个触发器，其中，所述多个触发器中的每个触发器共享所述时钟电路，其中，所述多个触发器中的每个触发器包括：扫描多路复用器，用于选择数据输入或扫描输入之一；第一主锁存器，耦合到所述扫描多路复用器的输出；第二主锁存器，耦合到所述扫描多路复用器的输出，其中，所述第一主锁存器在时钟为低时是透明的，并且其中，所述第二主锁存器在所述时钟为高时是透明的；第一三态反相器，耦合到所述第一主锁存器；以及
第二三态反相器，耦合到所述第二主锁存器，其中，所述第一三态反相器或所述第二三态反相器之一用于将信号直接驱动到输出节点。11.根据权利要求10所述的装置，其中，所述第一三态反相器和所述第二三态反相器能够由所述时钟控制。12.根据权利要求...

【专利技术属性】
技术研发人员：埃米特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：