一种ＳＰＩ设备通信电路，其包括主设备、若干个从设备、ＳＰＩ总线及多工器，所述从设备通过所述ＳＰＩ总线与所述主设备之间进行通信，所述从设备与所述ＳＰＩ总线之间连接所述多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。该种ＳＰＩ设备通信电路可消除ＳＰＩ总线驱动能力不足的问题、减小从设备之间的相互干扰以及减少芯片选通单元的引脚使用数量。
【技术实现步骤摘要】
本专利技术涉及一种SPI(Serial Peripheral Interface，串行外围设备接口)设备通信电路。
技术介绍
在计算机系统中，SPI是一种允许在两种设备(一个称主设备，另一个称从设备)之间进行串行数据交换的接口。SPI最常应用于计算机系统的CPU(Central processing unit，中央处理器)与外围芯片之间的通信电路系统中，例如电能计量芯片(Energy Metering IC)就是通过SPI传输电压、电流等数据给CPU的。请参考图1，当CPU10′(主设备)需要通过SPI与多个外围芯片(从设备，此处以四个外围芯片20′举例说明)进行通信时，通常的做法是先将每一个外围芯片20′的SPI分别与SPI总线30′相连，然后再将SPI总线30′与CPU10′的SPI总线控制单元12′相连，而CPU10′的芯片选通单元14′与所述每一个外围芯片20′的选通端相连，用来控制所述外围芯片20′以使需要与CPU10′通信的外围芯片20′与CPU10′进行通信，CPU10′上的选通单元14′一般是使用若干个CPU10′的GPIO(Generalpurpose input/output，通用输入输出)引脚，所使用的GPIO引脚的数量与所述外围芯片20′的数量相同，即为四个(图中用A′、B′、C′、D′表示)，每一个GPIO引脚分别控制一个外围芯片20′。但是，这种SPI设备通信电路的SPI总线30′由于并联了多个外围芯片20′，则SPI总线30′需同时驱动所述所有外围芯片20′，这就有可能会超过SPI总线30′的驱动能力，使CPU10′与外围芯片20′之间的通信受到影响。而且，所述外围芯片20′之间相互并联，很有可能在工作时造成彼此之间的干扰，同样影响了与CPU10′之间的通信。当所述外围芯片20′的数量很多时，也就需要应用较多的GPIO引脚，无疑是浪费了CPU10′有限的GPIO引脚资源，可能会使计算机系统的其他部件由于无可利用的GPIO引脚资源而使其设计变得复杂，从而造成计算机系统设计成本提高。
技术实现思路
鉴于以上内容，有必要提供一种SPI设备通信电路，以消除SPI总线驱动能力不足的问题、减小从设备之间的相互干扰以及减少芯片选通单元的引脚使用数量。一种SPI设备通信电路，其包括主设备、若干个从设备及SPI总线，所述从设备通过所述SPI总线与所述主设备之间进行通信，所述从设备与所述SPI总线之间还连接一个多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。相较于现有技术，在所述从设备与所述SPI总线之间连接所述多工器，使所述从设备与SPI总线完全断开，SPI总线将不会出现驱动能力不足的情况。同时利用多工器同一时间只允许一个从设备与主设备进行通信，从而减小了从设备之间的相互干扰。而且应用所述多工器也减少了芯片选通单元的引脚使用数量，一定程度上简化的计算机系统的设计，进而降低了设计成本。附图说明下面参考附图结合具体实施方式对本专利技术作进一步的说明。图1为现有的一种SPI设备通信电路的原理框图。图2为本专利技术SPI设备通信电路的较佳实施方式的原理框图。具体实施方式请参考图2，本专利技术SPI设备通信电路的较佳实施方式包括一个主设备(如计算机系统中的CPU10)、若干个从设备(如计算机系统中通过SPI与CPU通信的外围芯片20)、SPI总线30及一个多工器40，这里以四个外围芯片20为例加以说明。所述CPU10具有一个SPI总线控制单元12，用来接收通过SPI总线30传输给CPU10的数据；所述CPU10还具有一个芯片选通单元14，用来控制所述外围芯片20的选通，以使需要的一个外围芯片20与所述CPU10之间进行通信，所述选通端元14包括若干个CPU10的GPIO引脚。其中，所述每一个外围芯片20的SPI均与所述多工器40的输入端相连，所述多工器40的输出端通过所述SPI总线30与所述CPU10的SPI总线控制单元12相连，所述CPU10的芯片选通单元14与所述多工器40的选通端相连。设外围芯片20的数量为m，所需的GPIO引脚数量为n，则m、n满足关系式2n-1＜m≤2n(m≥2)由于所述外围芯片20为四个，则所述选通单元14利用的CPU10的GPIO引脚仅为两个即可(图中用A、B表示)，其中A＝B＝0；A＝0且B＝1；A＝1且B＝0及A＝B＝1(0代表低电位，1代表高电位)为选通信号，上述四种选通信号分别用来控制所述多工器40选通对应的一个外围芯片20与所述CPU10之间进行通信。工作时，当某个外围芯片20需要与所述CPU10进行通信时，所述CPU10首先通过芯片选通单元14(即GPIO引脚A、B)发出与上述外围芯片20对应的选通信号给所述多工器40，这时多工器40将控制所述选通的那一个外围芯片20与所述CPU10之间进行通信，而其它外围芯片20将不会与所述CPU10之间进行通信。同理，当其它某个外围芯片20需要与所述CPU10进行通信时，只要通过CPU10的芯片选通单元14发出与其对应的选通信号给所述多工器40即可。由于所述外围芯片20是通过多工器40后再经过SPI总线30与CPU10进行通信的，所述SPI总线30将不会出现驱动能力不足的情况。而且利用多工器40同一时间只允许一个外围芯片20与CPU10进行通信，那么外围芯片20之间就不会造成干扰。同时，由于利用了多工器40的选通功能，仅需要较少的GPIO引脚就可控制多工器40对外围芯片20的选通控制，如果外围芯片20的数量越多这种优势也就越明显(如外围芯片20的数量为八个时，仅需使用三个GPIO引脚就可满足要求)，大大减少了使用GPIO引脚的数量，一定程度上简化了计算机系统的设计，进而降低了设计成本。以上实施方式仅以CPU10及通过SPI与CPU10通信的外围芯片20来举例说明本专利技术SPI设备通信电路，其它类似应用SPI设备之间的通信电路均可按照此方式设计，这里就不一一详细说明。权利要求1.一种SPI设备通信电路，其包括主设备、若干个从设备及SPI总线，所述从设备通过所述SPI总线与所述主设备之间进行通信，其特征在于所述从设备与所述SPI总线之间还连接一个多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。2.如权利要求1所述的SPI设备通信电路，其特征在于所述主设备为CPU。3.如权利要求2所述的SPI设备通信电路，其特征在于所述从设备为通过SPI与CPU通信的外围芯片。4.如权利要求2所述的SPI设备通信电路，其特征在于所述主设备通过若干GPIO引脚与所述多工器的选通端相连。5.如权利要求4所述的SPI设备通信电路，其特征在于所述从设备的数量m与所述GPIO引脚的数量n满足关系式2n-1＜m≤2n，其中，m≥2。全文摘要一种SPI设备通信电路，其包括主设备、若干个从设备、SPI总线及多工器，所述从设备通过所述SPI总线与所述主设备之间进行通信，所述从设备与所述SPI总线之间连接所述多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，本文档来自技高网...
【技术保护点】
一种ＳＰＩ设备通信电路，其包括主设备、若干个从设备及ＳＰＩ总线，所述从设备通过所述ＳＰＩ总线与所述主设备之间进行通信，其特征在于：所述从设备与所述ＳＰＩ总线之间还连接一个多工器，所述主设备与所述多工器的选通端相连，所述主设备通过所述多工器来控制所述从设备的选通，以使需要的从设备与所述主设备之间进行通信。
【技术特征摘要】
【专利技术属性】
技术研发人员：郭恒祯，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。