一种基于突发通信的多速率调制解调器装置制造方法及图纸

本发明专利技术公开了一种基于突发通信的多速率调制解调器装置，它涉及流星余迹通信领域中突发通信系统，可以在短时间内完成接收信号的定时同步。它包括调制器、解调器和电源；本发明专利技术主要完成传输信息的编译码、调制及解调。本发明专利技术通提出了2个创新：多速率并行解调技术及快速定时同步技术。通过对上述创新的分析，证明了该装置在流星余迹突发通信系统中可以可靠的工作。通过实际应用，证明了这种装置有较好的实用效果。

【技术实现步骤摘要】
一种基于突发通信的多速率调制解调器装置
本专利技术涉及通信领域中一种基于突发通信的多速率调制解调器装置，特别适用于流星余迹通信领域中突发通信系统。
技术介绍
流星余迹突发通信具有随机突发、快速衰减、持续时间短且弱的特点，突发信道信号持续时间大多在90ms至1s之间，而传统的流星余迹自适应变速率突发调制解调器帧结构设计不合理，低速率帧持续时间为70ms，并且由于速率指示的传输与数据的传输是分开传输，这样导致传输时间长，对小信号的利用率低，导致系统在突发信道的传输性能降低。
技术实现思路
为适应系统需要该调制解调器主要具有以下创新点：多速率并行解调技术及快速高效的载波恢复技术。本专利技术使得通信设备在流星余迹突发通信的条件下能够迅速的建立起通信链路进行数据交互，并保证信息传输的高可靠性。本专利技术的目的是这样实现的：一种基于突发通信的多速率调制解调器装置，包括调制器1和解调器2，调制器1的输入端口1接收外部数据，将外部数据进行编码、添加帧头及成形处理生成调制信号后由其输出端口2输出调制信号；解调器2的输入端口1接收外部中频信号，将中频信号进行并行解调，选择出正确速率的解调数据，并将解调数据进行译码后由其输出端口2输出译码后的解调数据。其中，所述调制器1包括编码模块4、速率帧头模块5、基带成形模块6和混频模块7；其中编码模块4的输入端口1接收外部数据，其输出端口2连接速率帧头模块5的输入端口1；速率帧头模块5的输出端口2连接基带成形模块6的输入端口1；基带成形模块6的输出端口2连接混频模块7的输入端口1；混频模块7的输出端口2输出调制信号；编码模块4将外部数据进行编码后输出至速率帧头模块5；速率帧头模块5预设不同的帧头，根据速率控制信号在编码后的数据前加入相应速率对应的帧头并输出至基带成形模块6；基带成形模块6将速率帧头模块5输出的数据帧进行基带成形处理形成基带成形信号后输出至混频模块7；混频模块7将基带成形信号调制到中频后输出调制信号。其中，所述解调器2包括下变频模块8信号数据；下变频模块8的输出端口2分别连接第一至第N速率解调模块9-1至9-N的各输入端口1，第一至第N速率解调模块9-1至9-N的各输出端口2分别一一对应连接选择解调数据模块10的输入端口1-1至1-N，选择解调数据模块10的输出端口2连接译码模块11输入端口1，译码模块11输出端口2输出译码后的解调数据；其中，N为大于1的自然数；下变频模块8将外部中频信号下变频到基带形成基带信号并分别输出至第一至第N速率解调模块9-1至9-N；第一至第N速率解调模块9-1至9-N分别预设不同速率的帧头并对基带信号分别进行不同速率解调形成N路解调数据，将每一路解调数据与相应模块的预设帧头进行匹配，解调数据的帧头与预设帧头相同时输出速率帧头指示及解调数据，解调数据的帧头与预设帧头不相同时仅输出解调数据；选择解调数据模块10根据速率帧头指示选择出正确的解调数据并输出至译码模块11；译码模块11将解调数据进行译码并输出译码后的解调数据。本专利技术相比
技术介绍
有如下优点：1、本专利技术极大的减小了传统调制解调器的体积与重量，推动了流星余迹通信设备朝轻便型和小型化方向发展。2、本专利技术的多速率并行解调技术、快速高效的载波恢复技术使得通信设备在流星余迹突发通信的条件下能够迅速的建立起通信链路进行数据交互，并保证信息传输的高可靠性。3、本专利技术一方面低速传输降低了系统平均等待时间，另一方面，高速数据传输和高纠错能力的差错编码可以有效对抗信道衰落，获得系统通过量的进一步提高。附图说明图1是本专利技术的电原理分框图；图2是本专利技术发端调制器1实施例的电原理图；图3是本专利技术收端解调器2实施例的电原理图。具体实施方式下面结合附图和实施例对本专利技术做进一步详细的说明。参照图1，本专利技术包括调制器1、解调器2和电源3，其中调制器1的输入端口1接收外部数据，其输出端口2输出调制信号；解调器2的输入端口1接收外部中频信号，其输出端口2输出译码后的解调数据；电源3的+V电压端分别与各模块电路相应电源端口连接。参照图2，本专利技术发端调制器1包括编码模块4、速率帧头模块5、基带成形模块6和混频模块7，图2是本专利技术发端调制器1的电原理图，实施例按图2连接线路；编码模块4将外部数据进行编码；速率帧头模块5预设不同的帧头，不同的帧头代表不同的数据速率，根据监控模块输出的速率控制信号在编码后的数据前加入相应速率对应的帧头形成数据帧；基带成形模块6将数据帧进行基带成形处理形成基带成形信号；混频模块7将基带成形信号调制到中频后输出至A/D、上变频及功放模块进行射频发射。编码模块4、速率帧头模块5、基带成形模块6和混频模块7的各输入端口20脚与地端并接，各输入端口21脚与电源3+V电压端并接。实施例编码模块4、速率帧头模块5、基带成形模块6和混频模块7采用一块现场可编程门阵列FPGA集成电路制作。参照图3，本专利技术解调器2包括下变频模块8、第一至第N速率解调模块9、选择解调数据模块10和译码模块11，图3是本专利技术收端解调器2的电原理图，实施例按图3连接线路；下变频模块8将外部中频信号下变频到基带形成基带信号；第一至第N速率解调模块9-1至9-N分别预设代表不同速率的帧头并对基带信号分别进行不同速率解调形成N路解调数据，将每一路解调数据与相应模块的预设帧头分别进行匹配，解调数据的帧头与预设帧头相同时输出速率帧头指示及解调数据，解调数据的帧头与预设帧头不同时仅输出解调数据；选择解调数据模块10根据速率帧头指示选择出正确的解调数据；译码模块11将解调数据进行译码。下变频模块8、第一至第N速率解调模块9-1至9-N、选择解调数据模块10和译码模块11的各输入端口20脚与地端并接，各输入端口21脚与电源3出端+V电压端并接。实施例下变频模块8、第一至第N速率解调模块9-1至9-N、选择解调数据模块10和译码模块11采用一块现场可编程门阵列FPGA集成电路制作，与调制器1共用一块现场可编程门阵列FPGA集成电路。本专利技术电源3提供各级部件工作电压，实施例采用通用的集成稳压电源制作，输出+V电压为+3.3V电压。本专利技术简要工作原理如下：调制器1将输入数据进行编码、根据速率控制信号给编码后的数据添加不同的帧头、基带成形和混频处理，完成信号调制。接收端将接收的中频信号经过下变频后分别经N路不同的速率解调模块解调后，根据速率帧头指示选择正确的一路解调数据进行译码完成信息的解调，将恢复出最终的码流信息通过解调器2的输出端口2输出。本专利技术集成在一块长度为200毫米、宽度尺寸为80毫米、高度为10毫米的印制板上。本文档来自技高网...

【技术保护点】
一种基于突发通信的多速率调制解调器装置，其特征在于：包括调制器(1)和解调器(2)，调制器(1)的输入端口1接收外部数据，将外部数据进行编码、添加帧头及成形处理生成调制信号后由其输出端口2输出调制信号；解调器(2)的输入端口1接收外部中频信号，将中频信号进行并行解调，选择出正确速率的解调数据，并将解调数据进行译码后由其输出端口2输出译码后的解调数据。

【技术特征摘要】
1.一种基于突发通信的多速率调制解调器装置，其特征在于：包括调制器(1)和解调器(2)，调制器(1)的输入端口1接收外部数据，将外部数据进行编码、添加帧头及成形处理生成调制信号后由其输出端口2输出调制信号；解调器(2)的输入端口1接收外部中频信号，将中频信号进行并行解调，选择出正确速率的解调数据，并将解调数据进行译码后由其输出端口2输出译码后的解调数据；所述调制器(1)包括编码模块(4)、速率帧头模块(5)、基带成形模块(6)和混频模块(7)；其中编码模块(4)的输入端口1接收外部数据，其输出端口2连接速率帧头模块(5)的输入端口1；速率帧头模块(5)的输出端口2连接基带成形模块(6)的输入端口1；基带成形模块(6)的输出端口2连接混频模块(7)的输入端口1；混频模块(7)的输出端口2输出调制信号；编码模块(4)将外部数据进行编码后输出至速率帧头模块(5)；速率帧头模块(5)预设不同的帧头，根据速率控制信号在编码后的数据前加入相应速率对应的帧头并输出至基带成形模块(6)；基带成形模块(6)将速率帧头模块(5)输出的数据帧进行基带成形处理形成基带成形信号后输出至混频模块(7)；混频模块(7)将基带成形...

【专利技术属性】
技术研发人员：李经安，陈强辉，程翰林，赵彦惠，王伟，高建忠，王小波，潘天杨，陈君毅，苏志，王晓明，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北;13