高速外围部件互连接口除错卡制造技术

一种高速外围部件互连接口除错卡，包含插卡部分、低接脚数接脚组、电源接脚、接地接脚、解码器以及显示单元。插卡部分会插入高速外围部件互连插槽，而低接脚数接脚组包括重置接脚、时钟接脚以及多个数据信号接脚，其分别对应于高速外围部件互连插槽的保留脚位。电源接脚与接地接脚皆位于插卡部分上，其对应于高速外围部件互连插槽的电源脚位与接地脚位，其分别提供电源及接地功能。而解码器将来自低接脚数接脚组的测试数据解码成为信息代码，然后通过显示单元显示出信息代码。

【技术实现步骤摘要】

本专利技术有关于一种除错卡(debug card)，且特别是有关于一种适用于高速外围部件互连(PCI-E)接口插槽的除错卡。
技术介绍
在电脑系统中，微处理器通过各种总线(例如工业标准结构(IndustryStandard Architecture，ISA)、外围部件连接(Peripheral ComponentInterconnect，PCI)、低接脚数(Low Pin Count，LPC)总线等)，将数据发送至外围设备。由微处理器传送至外围设备的数据，除本身数据内容外，还具有特定端口号(port number)。在微处理器以传播(broadcast)的方式将数据传送至总线，以及与总线连接的相应外围设备之后，相应外围设备会根据其预先设定的模式，仅获取特定端口号的数据。例如，在电脑系统的初始化过程中，即是使用上述方式，将初始化的结果输出至信息显示装置。首先，当微处理器由基本输入输出系统(Basic InputOutput System，BIOS)读取初始化时，电脑系统会进行开机自我测试(PowerOn Self Test，POST)所需执行的一连串指令。而微处理器执行每一指令后的除错信息会以一个八位的除错端口(例如端口号80)数据，传播至所有总线，例如ISA，PCI，LPG等。此时，具有解码除错端口(例如端口号80)数据能力的各种形式解码器，可通过耦接至这些总线其中之一，而获取端口号80的数据进行解码。例如，可使用端口号80除错卡(Debug Card)，通过耦接至ISA或PCI总线而获取端口号80的数据。或者可于电脑系统的主机板中，内建耦接至LPC总线的硬件解码器，来获取端口号80的数据。解码后的端口号80的数据可进一步输出至信息显示装置，使得使用者得以得知端口号80的数据所表示的信息。现今电脑科技已发展至具有更快速传输速度的总线接口规格，如PCIExpress(PCI-E)接口。公知的ISA接口已几乎为本领域所淘汰，而PCI接口亦将步入历史，因此不久的未来势必以PCI-E接口为外插接口卡的主流规格。然而以目前主机板系统的设计，并无法如同公知的接口卡设计，直接以ISA或PCI总线接口来制作出除错卡。因为现今电脑系统在自我开机测试时，如上所述，仅能通过ISA、PCI或LPC总线来传输除错信号，因此目前并无法单纯以标准的PCI-E接口来制作出具有类似或相同功能的除错卡。因此需要一种能响应未来PCI接口淘汰的除错卡设计，让使用者维修人员能对电脑故障情况充分掌握，以利于状况排除。
技术实现思路
因此本专利技术的一目的就是在提供一种PCI-E接口除错卡，用以回报使用者有关系统自我测试的信息。本专利技术的另一目的是在提供一种PCI-E接口除错卡，通过PCI-E插槽达到显示开机自我测试信息的功能。根据本专利技术的上述目的，提出一种PCI-E接口除错卡。此除错卡包括插卡部分、低接脚数接脚组、电源接脚、接地接脚、解码器以及显示单元。插卡部分用以插置于PCI-E插槽中。低接脚数接脚组位于插卡部分上，包括重置接脚、时钟接脚以及多个数据信号接脚。数据信号接脚、重置接脚以及时钟接脚分别对应于PCI-E插槽的保留脚位的位置。电源接脚位于插卡部分上，其对应于PCI-E插槽的电源脚位，电连接至一电源，作为除错卡电源的提供途径。接地接脚位于插卡部分上，其对应于PCI-E插槽的接地脚位，连接至接地，作为接地的功能。解码器会将来自低接脚量接脚组的测试数据解码成为信息代码，再通过显示单元将信息代码显示出，以提供使用者故障信息的参考。依照本专利技术一较佳实施例，本专利技术的除错卡为Mini PCI-E接口规格的除错卡，应用于笔记型电脑系统的Mini PCI-E插槽上。除错卡的主体为除错卡电路板，具有插卡部分位于电路板的一侧。五个数据信号接脚及重置接脚位于插卡部分的底面，其信号传输功能分别对应LPC接口规格中所定义的LAD、LFRAME#以及LRESET#信号。时钟接脚位于插卡部分的顶面，对应于LPC接口规格的LCLK信号传输。多个除错卡保留接脚同时设置于插卡部分的顶面。利用PCI-E规格中的保留接脚，使电脑系统中PCI-E接口插槽亦可插置除错卡，执行除错状况回报的功能。当电脑系统全面淘汰PCI接口而转用PCI-E接口时，本专利技术更彰显其具有系统开机故障监视能力的重要性。尤其在笔记型电脑应用上，因轻薄短小的设计导向，其尺寸规划非常强调面积的利用，因此对于PCI-E规格接口有较强烈的需求。而本专利技术更对此种小尺寸系统提供硬件问题排除的良好依据。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细说明如下图1为表示依照本专利技术的一较佳实施例的PCI-E接口除错卡的外观示意图；图2A为表示依照本专利技术的一较佳实施例的PCI-E接口除错卡中的除错卡底面的接脚配置图；以及图2B为表示依照本专利技术的一较佳实施例的PCI-E接口除错卡中的除错卡顶面的接脚配置图。主要元件符号说明102电脑主机板104PCI-E插槽110除错卡112除错卡电路板114插卡部分 116解码器122a-122e数据信号接脚124重置接脚126时钟接脚 128电源接脚130接地接脚 140显示单元142电源显示装置 143a-143i除错卡保留接脚具体实施方式本专利技术公开一种PCI-E接口除错卡，其利用PCI-E接口的插槽来实现一般除错卡的测试代码信息的显示功能。由于在PCI-E规格中，会设计多个保留接脚(reserved pin)的位置，所以本专利技术利用这些保留接脚作为LPC接口规格的信号传输接脚，以达到使用PCI-E插槽执行除错信息的显示。以下将以附图及详细说明清楚阐释本专利技术的精神，如熟悉此技术的人员在了解本专利技术的较佳实施例后，当可由本专利技术所公开的技术，加以改变及修改，其并不脱离本专利技术的精神与范围。同时参照图1、2A以及2B。图1为表示依照本专利技术的一较佳实施例的PCI-E接口除错卡的外观示意图。图2A与2B为分别表示依照本专利技术的一较佳实施例的除错卡底面及顶面的接脚配置图。本专利技术的PCI-E除错卡110包括插卡部分114、低接脚数接脚组、电源接脚128、接地接脚130、解码器116以及显示单元140。低接脚数接脚组包括重置接脚124、时钟接脚126以及多个数据信号接脚122a-122e，且低接脚数接脚组的每一接脚于接触PCI-E插槽104时，各自对应于PCI-E插槽104中的保留脚位(未表示于图中)的位置。当电源接脚128与接地接脚130接触PCI-E插槽104时，会分别对应插槽104中的电源脚位及接地脚位(未表示于图中)的位置。解码器116用以将来自系统除错端口(如80h)，并经由上述数据信号接脚122a-122e传送的测试数据解译成为信息代码，再将此信息代码显示于显示单元140上。显示单元可例如是七段显示器。本专利技术所指的低接脚数接脚指接脚传输的信号符合低接脚数接口，即LPC接口规格定义的接脚。其中多个数据信号接脚指用于主机(host)端与外围设备的地址(address)、控制(control)及数据(data)信息沟通的LAD信号传输接脚，以及用于指示一循环的启始及终结的LFRAME#信号传输接脚。于一较佳实施例中，将本专利技术应用于一笔记型电脑系统中。由于空间的有效利本文档来自技高网...

【技术保护点】
一种高速外围部件互连接口除错卡，适用于一高速外围部件互连插槽，包括：一插卡部分，用以插置于该高速外围部件互连插槽；一低接脚数接脚组，设置于该插卡部分上，包括：一重置接脚；一时钟接脚；以及多个数据信号接 脚，其中当该插卡部分插置于该高速外围部件互连插槽时，该多个数据信号接脚、该重置接脚以及该时钟接脚分别对应于该高速外围部件互连插槽的保留脚位；一电源接脚，位于该插卡部分上，对应于该高速外围部件互连插槽的一电源脚位，该电源接脚电连接至一 电源；一接地接脚，位于该插卡部分上，对应于该高速外围部件互连插槽的一接地脚位，该接地接脚电连接至接地；一解码器，用以将来自该低接脚数接脚组的一测试数据解码为一信息代码；以及一显示单元，用以显示该信息代码。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴俊贤，郭钦豪，
申请(专利权)人：广达电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]