一种封装结构及封装芯片制造技术

本申请公开了一种封装结构及封装芯片，该封装结构在第一绝缘层的基础上设置了第二绝缘层，第二绝缘层即起到对接触金属层的防氧化保护，也配合第一绝缘层作为应力释放层存在，用于释放连接端子在制备时产生的较大应力，避免了晶圆上的顶层金属层和顶层钝化层由于过大应力而损毁的问题，降低了对于晶圆上的顶层金属层和顶层钝化层的抗应力要求，从而使得顶层金属层的表面面积可以小于接触金属层的面积，解决了晶圆上顶层金属与接触金属的尺寸限制的问题，可以将顶层金属层的面积做的较小，有利于减小晶圆的使用面积，从而降低封装芯片的整体成本和尺寸。另外，封装结构无需设置双层接触金属层，有利于进一步降低封装结构的成本。本。本。

【技术实现步骤摘要】
一种封装结构及封装芯片


[0001]本申请涉及半导体
，更具体地说，涉及一种封装结构及封装芯片。

技术介绍

[0002]晶圆级封装(Wafer Level Package，WLP)是以球栅阵列封装(Ball GridArray Package，BGA)技术为基础，经过改进和提高的芯片级封装(Chip ScalePackage，CSP)技术。晶圆级封装以晶圆为加工对象，在晶圆上同时对众多芯片进行封装、老化、测试，最后切割成单个器件，它可以使封装尺寸减小，从而大幅降低生产成本。
[0003]现有技术中的晶圆级封装结构受限于晶圆上顶层金属与封装结构中的接触金属的尺寸限制，导致最终获得的封装芯片的尺寸无法进一步缩小，无法满足进一步小型化的要求。

技术实现思路

[0004]为解决上述技术问题，本申请提供了一种封装结构及封装芯片，以实现缩小封装芯片的尺寸的目的。
[0005]为实现上述技术目的，本申请实施例提供了如下技术方案：
[0006]一种封装结构，用于晶圆封装，所述晶圆一侧设置有顶层金属层和位于所述顶层金属层四周的顶层钝化层；所述封装结构包括：
[0007]第一绝缘层，所述第一绝缘层位于所述顶层钝化层背离所述晶圆一侧，所述第一绝缘层包括第一开口，所述第一开口暴露出部分所述顶层金属层；
[0008]接触金属层，所述接触金属层覆盖所述第一开口暴露出的所述顶层金属层以及部分所述第一绝缘层；
[0009]第二绝缘层，所述第二绝缘层位于所述第一绝缘层背离所述晶圆一侧，所述第二绝缘层包括第二开口，所述第二开口暴露出部分所述接触金属层；
[0010]连接端子，所述连接端子设置于所述接触金属层背离所述晶圆一侧，且所述连接端子覆盖部分所述第二绝缘层。
[0011]可选的，所述接触金属层沿平行于所述晶圆表面方向上的长度大于所述顶层金属层沿平行于所述晶圆表面方向上的长度。
[0012]可选的，所述接触金属层的厚度大于或等于7.5μm。
[0013]可选的，还包括：
[0014]种子金属层，所述种子金属层位于所述接触金属层与所述第一绝缘层以及所述顶层金属层之间。
[0015]可选的，所述种子金属层包括钛金属层和铜金属层；
[0016]所述铜金属层位于所述钛金属层背离所述晶圆一侧。
[0017]可选的，所述第一开口、所述第二开口在所述晶圆上的投影为圆形，所述接触金属层在所述晶圆上的投影为同心圆，所述顶层金属层在所述晶圆上的投影为圆形，所述第一
开口、所述第二开口、所述接触金属层和所述顶层金属层的几何中心为同一直线。
[0018]一种封装芯片，包括：晶圆和如上述任一项所述的封装结构。
[0019]从上述技术方案可以看出，本申请实施例提供了一种封装结构及封装芯片，其中，所述封装结构在第一绝缘层的基础上设置了第二绝缘层，所述第二绝缘层即起到对接触金属层的防氧化保护，也配合第一绝缘层作为应力释放层存在，用于释放连接端子在制备时产生的较大应力，避免了晶圆上的顶层金属层和顶层钝化层由于过大应力而损毁的问题，降低了对于晶圆上的顶层金属层和顶层钝化层的抗应力要求，从而使得所述顶层金属层的表面面积可以小于所述接触金属层的面积，解决了晶圆上顶层金属与接触金属的尺寸限制的问题，可以将顶层金属层的面积做的较小，有利于减小晶圆的使用面积，从而降低封装芯片的整体成本和尺寸。
[0020]另外，所述封装结构无需设置双层接触金属层，有利于进一步降低封装结构的成本。
附图说明
[0021]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0022]图1为本申请的一个实施例提供的一种封装结构的剖面结构示意图；
[0023]图2为本申请的另一个实施例提供的一种封装结构的剖面结构示意图；
[0024]图3为本申请的又一个实施例提供的一种封装结构的剖面结构示意图；
[0025]图4为本申请的一个实施例提供的一种封装结构的制备方法的流程示意图；
[0026]图5
‑
图8为本申请的一个实施例提供的一种封装结构的制备流程示意图；
[0027]图9为本申请的另一个实施例提供的一种封装结构的制备方法的流程示意图。
具体实施方式
[0028]专利技术人发现，现有技术中的晶圆级封装结构大多要求封装结构的接触金属层的面积小于晶圆上的顶层金属层的面积，这是因为在晶圆级封装结构的连接端子的制备过程中会产生较大应力，这可能导致晶圆上的顶层金属层和顶层钝化层之间出现撕裂的情况，导致可靠性问题。而晶圆上的顶层金属层的面积越大，相应的抗撕裂性能就越好，因此现有技术中通常需要要求顶层金属层的面积大于接触金属层的面积，以避免顶层金属层和顶层钝化层撕裂的情况出现，而这就使得最终获得的封装芯片的面积无法进一步缩小，同时消耗了较多的晶圆，导致了成本居高不下的问题。
[0029]为了解决这一问题，本申请实施例提供的封装结构基于双层钝化层的思想，为连接端子在制备过程中产生的应力提供了一种应力释放层，从而可以降低对于顶层金属层的抗应力性能的要求，减小顶层金属层尺寸限制，可以将顶层金属层的面积做的较小，并且有利于减小晶圆的使用面积，从而降低封装芯片的整体成本。
[0030]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0031]本申请实施例提供了一种封装结构，用于晶圆10封装，所述晶圆10一侧设置有顶层金属层11和位于所述顶层金属层11四周的顶层钝化层12；如图1所示，图1为所述封装结构的剖面结构示意图，所述封装结构包括：
[0032]第一绝缘层13，所述第一绝缘层13位于所述顶层钝化层12背离所述晶圆 10一侧，所述第一绝缘层13包括第一开口，所述第一开口暴露出部分所述顶层金属层11；
[0033]接触金属层15，所述接触金属层15覆盖所述第一开口暴露出的所述顶层金属层11以及部分所述第一绝缘层13；
[0034]第二绝缘层14，所述第二绝缘层14位于所述第一绝缘层13背离所述晶圆 10一侧，所述第二绝缘层14包括第二开口，所述第二开口暴露出部分所述接触金属层15；
[0035]连接端子16，所述连接端子16设置于所述接触金属层15背离所述晶圆10 一侧，且所述连接端子16覆盖部分所述第二绝缘层14。
[0036]所述晶圆10上的顶层金属层11和顶层钝化层12是指芯片结构中位于最上层的金属层和无机材料层，其中顶层钝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，用于晶圆封装，所述晶圆一侧设置有顶层金属层和位于所述顶层金属层四周的顶层钝化层；所述封装结构包括：第一绝缘层，所述第一绝缘层位于所述顶层钝化层背离所述晶圆一侧，所述第一绝缘层包括第一开口，所述第一开口暴露出部分所述顶层金属层；接触金属层，所述接触金属层覆盖所述第一开口暴露出的所述顶层金属层以及部分所述第一绝缘层；第二绝缘层，所述第二绝缘层位于所述第一绝缘层背离所述晶圆一侧，所述第二绝缘层包括第二开口，所述第二开口暴露出部分所述接触金属层；连接端子，所述连接端子设置于所述接触金属层背离所述晶圆一侧，且所述连接端子覆盖部分所述第二绝缘层。2.根据权利要求1所述的封装结构，其特征在于，所述接触金属层沿平行于所述晶圆表面方向上的长度大于所述顶层金属层沿平行于所述晶圆表面方向上的长度。3.根据权利...

【专利技术属性】
技术研发人员：孙文炳，殷昌荣，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：新型
国别省市：