一种DRAM控制器及其实现方法技术

本发明专利技术提供了一种优化的ＤＲＡＭ控制器及其实现方法，所述ＤＲＡＭ控制器针对周期性操作进行了优化，将周期性操作的指令固化在ＲＯＭ存储器内，通过使用片上ＲＯＭ存储器来模拟通用ＤＲＡＭ控制器的控制信号，从而减少了逻辑资源的使用，减少了芯片功耗和面积；并且相对于通用ＤＲＡＭ控制器，本发明专利技术从而减少了系统集成难度。

【技术实现步骤摘要】

本专利技术涉及动态随机存储器(Dynamic Random-Access Memory，简称DRAM)设计领域，特别涉及一种DRAM控制器及其实现方法。
技术介绍
DRAM是一种高密度存储器，目前市场上的DRAM控制器有两种，分别是同步动态存储器(Synchronous Dynamic Random-Access Memory，简称SDRAM)和双倍速动态存储器(Double Data Rate Dynamic Random-Access Memory，简称DDR DRAM)。由于DRAM只能将数据保存很短的时间，所以必须隔一段时间刷新一次。其所有操作方式分为初始化操作、应用所需的读写操作(简称应用操作)以及自刷新操作。上述操作方式都是通过DRAM的地址线和控制线上的电平变化来实现的，这些电平变化的时序关系是确定的，可以通过DRAM厂商提供的资料查询到。当DRAM用于一种周期性操作时，即指每隔一段时间，就需要对DRAM存储器进行一次相同的操作，这个操作可以是一条操作指令，也可以是多条操作指令的组合。两个操作的间隔时间既可以是一样的，也可以是不一样的，但是必须小于DRAM的自刷新周期时间。此时如果使用目前通用的DRAM控制器，即采用有限状态机的方法来实现控制，则需要外部对DRAM控制器输入相应的指令，才能启动DRAM控制器的相应操作，这种实现方法需要使用大量的逻辑资源，从而增加了功耗。
技术实现思路
本专利技术的目的是提供一种DRAM控制器及其实现方法，所述控制器及实现方法可适用周期性操作的DRAM控制。通过时序表记录每个时刻通用DRAM控制器输出的各控制信号的状态，并进行保存；然后调用预先存储的初始化操作代码，应用操作代码，自刷新操作代码，模拟通用DRAM控制器的信号输出，-->每次按顺序读出，实现一次完整的周期性操作。本专利技术通过这种方法可以减少逻辑资源的使用，并且不再需要外部输入指令。为了解决上述技术问题，本专利技术采用了如下技术手段：一种DRAM控制器，用于向一DRAM发送控制信号，所述DRAM控制器包括一个状态发生模块，其中，所述状态发生模块由ROM存储器和地址生成器组成；所述地址生成器接收一外部输入的启动使能信号和ROM存储器发送的状态使能信号，并向ROM存储器输出读使能信号和读地址信号，所述ROM存储器根据所述读使能信号和读地址信号输出相应的DRAM控制信号。所述的ROM存储器按地址分成两个连续存储区间和两个空闲区间，第一个连续存储区间存放DRAM初始化操作代码时序状态表，入口地址为初始化代码入口地址；第二个连续存储区间存放应用操作代码时序状态表和自刷新操作代码时序状态表，入口地址为应用操作代码入口地址；所述连续存储区间与所述空闲区间交替排列。所述的地址生成器由一个累加器和一个或运算器组成，地址生成器的输入信号为启动脉冲和状态使能，两者通过或运算器后生成启动使能信号输入至累加器，累加器输出其运算后的结果作为读地址。所述的地址生成器输出的读使能信号为0时，ROM存储器输出的DRAM控制信号为全1，所述DRAM无相应操作；所述的地址生成器输出的读使能信号为1时，ROM存储器输出读地址指向的操作代码时序状态表对应的操作代码，即输出相应的DRAM控制信号。当DRAM为双速率时，所述的DRAM控制器还包括一个双/单速率转换器，对DRAM控制器的输入/输出数据进行速率转换。本专利技术的另一方案是提供了一种DRAM控制器的实现方法，用以实现对DRAM的周期性操作，所述方法具体通过以下步骤实现：步骤1、按照时间顺序，分别生成DRAM控制器的应用操作代码时序状态表、初始化操作代码时序状态表和自刷新操作代码时序状态表；步骤2、将初始化操作代码时序状态表保存在ROM存储器的初始化操作代码区间，起始地址为初始化代码入口地址；应用操作代码时序状态表和自刷新操作代码时序状态表合并在一起，保存在ROM存储器的应用操作区-->间，起始地址为应用操作代码入口地址；步骤3、将启动使能和状态使能作用于地址生成器，生成读使能信号输出至ROM存储器，地址生成器内的累加器，其初始值为初始化代码入口地址，当启动使能信号为有效态时，累加器执行累加操作，当启动使能信号为无效态时，累加器复位为应用操作代码入口地址，所述地址生成器以累加器的值作为读地址输出；步骤4、ROM存储器收到读使能和读地址信号后，当读使能为有效状态时，ROM存储器输出读地址指向的操作代码时序状态表对应的操作代码，即输出相应的DRAM控制信号；当读使能为无效态时，输出全1，DRAM无相应操作。以上所述方法中当DRAM是双速率存储器时，所述方法还包括对DRAM控制器的输入/输出数据进行双/单速率转换的步骤，将发送/接收的两位单边沿数据输入双/单速率转换模块，形成双边沿数据。本专利技术由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：1.相比通用DRAM控制器，本专利技术使用ROM存储器，可以大量减少逻辑资源的使用，由于ROM存储器的功耗和面积都要小于逻辑电路的功耗和面积，从而降低了芯片的功耗和面积；2.通用DRAM控制器需要输入指令，本专利技术预先保存了所要执行的指令，所以降低了应用难度，便于系统集成；3.对于不同应用方式，只需修改ROM存储器的存储内容，不需要作硬件上的改动，便于维护和升级。附图说明本专利技术的DRAM控制器及其实现方法由以下的实施例及附图给出。图1为本专利技术的DRAM控制器结构示意图；图2为本专利技术具体实施实例中DRAM控制器的ROM存储空间分配示意图；图3为本专利技术具体实施实例中DRAM控制器中地址生成结构示意图；图4为本专利技术具体实施实例中DRAM控制器的结构示意图。-->具体实施方式以下将对本专利技术的DRAM控制器及其实现方法作进一步的详细描述。本实施例中的DRAM控制器装置结构及各模块的连接方式如图4所示。该装置共有三个部分组成：ROM存储器，地址生成器和双/单速率转换器；其中ROM存储器和地址生成器共同构成状态发生模块。ROM存储器的内部空间按地址分成两个连续存储区间和两个空闲区间，如图2所示，第一个连续存储区间存放DRAM初始化操作代码时序状态表，入口地址为0x0100，第二个连续存储区间存放应用操作代码时序状态表和自刷新操作代码时序状态表，入口地址为0x0000，第一个空闲区间地址为0x00FF，第二个空闲区间地址为0x1FFF。为了达到周期性控制DRAM操作的目的，在ROM存储器中预先存储了初始化操作代码时序状态表、操作代码时序状态表和自刷新操作代码时序状态表，如图2所示，这些时序状态表记录了每个时刻DRAM控制器需要输出的各控制信号的状态，然后根据地址按顺序读出预先存储的初始化操作代码、应用操作代码、自刷新操作代码，模拟DRAM控制器的信号输出，即可实现一次完整的周期性操作。其中，ROM存储器的输出为通用DRAM控制器的输出控制信号线(A0～A12，BA0～BA1，CKE，CK/CK，CS，WE，CAS，RAS)和一个状态使能信号。上述三个模块都集成在Xilinx公司的XC3S100E-4VQG100芯片上，DRAM器件是Micron公司的DDR RAM器件：MT46V16M16P-5B：F。参见图3，所述的ROM地址生成模块由一本文档来自技高网...

【技术保护点】
一种ＤＲＡＭ控制器，用于向一ＤＲＡＭ发送控制信号，所述ＤＲＡＭ控制器包括一个状态发生模块，其特征在于：所述状态发生模块由ＲＯＭ存储器和地址生成器组成；所述地址生成器接收一外部输入的启动使能信号和ＲＯＭ存储器发送的状态使能信号，并向ＲＯＭ存储器输出读使能信号和读地址信号，所述ＲＯＭ存储器根据所述读使能信号和读地址信号输出相应的ＤＲＡＭ控制信号。

【技术特征摘要】
1、一种DRAM控制器，用于向一DRAM发送控制信号，所述DRAM控制器包括一个状态发生模块，其特征在于：所述状态发生模块由ROM存储器和地址生成器组成；所述地址生成器接收一外部输入的启动使能信号和ROM存储器发送的状态使能信号，并向ROM存储器输出读使能信号和读地址信号，所述ROM存储器根据所述读使能信号和读地址信号输出相应的DRAM控制信号。2、如权利要求1所述的DRAM控制器，其特征在于：所述的ROM存储器按地址分成两个连续存储区间和两个空闲区间，第一个连续存储区间存放DRAM初始化操作代码时序状态表，入口地址为初始化代码入口地址；第二个连续存储区间存放应用操作代码时序状态表和自刷新操作代码时序状态表，入口地址为应用操作代码入口地址；所述连续存储区间与所述空闲区间交替排列。3、如权利要求1所述的DRAM控制器，其特征在于：所述的地址生成器由一个累加器和一个或运算器组成，地址生成器的输入信号为启动脉冲和状态使能，两者通过或运算器后生成启动使能信号输入至累加器，累加器输出其运算后的结果作为读地址。4、如权利要求3所述的DRAM控制器，其特征在于：所述的地址生成器输出的读使能信号为0时，ROM存储器输出的DRAM控制信号为全1，所述DRAM无相应操作；所述的地址生成器输出的读使能信号为1时，ROM存储器输出读地址指向的操作代码时序状态表对应的操作代码，即输出相应的DRAM控制信号。5、如权利要求1所述的DRAM控制器，其特征在于：当DRAM为双速率时...

【专利技术属性】
技术研发人员：刘才勇，
申请(专利权)人：上海广电集团有限公司中央研究院，
类型：发明
国别省市：31[]