CPU通道制造技术

本实用新型专利技术涉及一种ＣＰＵ通道，包括ＲＡＭ，ＦＩＦＯ接口和ＲＡＭ接口，ＦＩＦＯ接口和ＲＡＭ接口各有数据线和地址线与ＲＡＭ相连；还包括计数器，产生ＲＡＭ访问地址；ＦＩＦＯ空满标志装置，标志ＦＩＦＯ空满状态；端口号，标明当前ＣＰＵ通道操作归属的业务通道。该具有独特结构的ＣＰＵ通道，可由多业务通道共享，且结构简单，资源耗费小。可广泛应用于数据通信领域的ＦＰＧＡ／ＡＳＩＣ多业务通道设计。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
CPU通道所属
：本技术涉及数据通信领域的FPGA/ASIC多业务通道设计，尤其涉及一种CPU通道。
技术介绍
：当前在数据通信领域的FPGA/ASIC设计中实现多个业务通道，多采用轮询多个FIFO调度的方式。当CPU有一个通道需要与其它业务通道共同参加调度时就带来了问题：1、多个业务通道如何共享一个CPU通道；2、如何处理调度器与CPU对唯一CPU通道的访问，因为调度器是工作在单一接口模式，比如FIFO，而CPU是直接访问一片地址空间。一种实现方法是CPU通道也采用FIFO结构。这样，对应每个业务通道就需要一个CPU通道，并且CPU访问这个CPU通道也需要模拟FIFO的行为模式。该方法实现起来比较复杂而且资源耗费比较大。
技术实现思路
：本技术的目的在于提供一种具有独特结构的CPU通道，可由多业务通道共享，且结构简单，资源耗费小。本技术的CPU通道，包括RAM，FIFO接口和RAM接口，FIFO接口和RAM接口各有数据线和地址线与RAM相连；还包括计数器，产生RAM访问地址；FIFO空满标志装置，标志FIFO空满状态；端口号，标明当前CPU通道操作归属的业务通道。所述计数器根据FIFO读写信号使计数器累加，产生RAM访问地址。FIFO空满标志装置通过CPU置位和与FIFO的读写操作“相与”来标志FIFO空满状态。所述端口号由CPU设置，或根据FIFO的不同写信号来标识。本技术通过FIFO的读写信号来选择RAM的数据线和地址线：当读写信号有效时，选择FIFO接口侧的数据和地址总线；否则选择RAM接口侧的地-->址和数据总线。本技术的CPU通道，一端是FIFO接口，另一端是RAM接口。这样通道调度器可以基于FIFO的工作模式与其它业务通道的FIFO端口共同调度。而CPU又可以基于地址访问的模式与片内其它存储器做同样的访问操作。两端完全是透明的，简化了调度器和CPU访问控制器设计。附图说明：图1  本技术的CPU通道与其它模块的接口示意图；图2  本技术的CPU通道内部结构示意图具体实施方式：如图1所示，有N个业务通道；对应每个业务通道，调度器各有一个写信号，调度器只有一个读信号；CPU通道是其它业务通道所共享的通道。当CPU做写操作时，通过标识CPU通道的端口号来通知调度器本次操作归属的业务通道。当调度器做写操作时，通过不同的写信号来表明本次写操作归属的业务通道。如图2，由于存在多个业务端口同时访问FIFO的情况，所以FIFO的空满标志是基于CPU访问结束和FIFO读写共同产生，一旦有FIFO的访问操作，FIFO的空满标志就要立即无效。所以这种FIFO是基于CELL访问的，调度器每判断一次空满就会操作一个CELL；FIFO侧读、写MEM地址产生是基于FIFO读写使能信号产生的计数输出；每当调度器写完一个CELL时，向CPU发起中断，通过CPU访问控制器读取MEM中的CELL，然后标识读操作结束，使FIFO标识为空，等待下一次操作；每当CPU通过CPU访问控制器写完一个CELL，标识写操作结束，使FIFO标识为不空，等待调度器读取CELL，此时可以由调度器做一次异步应答表示操作完成。或是由于CPU通道操作频率很低，可不作异步应答；由于一个CPU通道需要对应多个业务通道，所以需要标识出本次CELL操作归属的业务通道。一种方式是在报文中添加端口信息，另一种方式是根据FIFO控制信号和CPU配置做判别，都简单易行。由于在设计原理上，CPU侧访问与调度器不会同时访问RAM，所以可以-->通过FIFO读写信号对RAM的地址输入和数据输出做2选1：当读写信号有效时，选择FIFO侧的数据和地址总线。否则选择CPU侧的地址和数据总线。以下是具体访问操作说明：CPU写CELL操作：1、CPU把CELL写入RAM->CPU写端口号->CPU标明FIFO非空；2、调度器发现FIFO非空->根据端口号判断CELL归属的业务通道->读取CELL进入相应的业务通道；3、CPU通道在调度器读信号有效后立即标识FIFO为空；4、调度器读取CELL后，用中断的方式通知CPU本次操作完成。调度器写CELL操作：1、调度器判断FIFO非满->调度器把CELL写入CPU通道->上报中断通知CPU；2、CPU通道在调度器写信号有效后立即标明FIFO满->根据对应不同业务通道的写信号解释出本CELL归属的业务通道；3、CPU中断响应由CPU通道读出CELL和业务通道号->CPU表明FIFO为空。基于以上设计方式构造的CPU通道，资源消耗低，简单易行。本文档来自技高网...

【技术保护点】
一种ＣＰＵ通道，其特征在于该ＣＰＵ通道包括ＲＡＭ，ＦＩＦＯ接口和ＲＡＭ接口，ＦＩＦＯ接口和ＲＡＭ接口各有数据线和地址线与ＲＡＭ相连；还包括计数器，产生ＲＡＭ访问地址；ＦＩＦＯ空满标志装置，标志ＦＩＦＯ空满状态；端口号，标明当前ＣＰＵ通道操作归属的业务通道。

【技术特征摘要】
1、一种CPU通道，其特征在于该CPU通道包括RAM，FIFO接口和RAM接口，FIFO接口和RAM接口各有数据线和地址线与RAM相连；还包括计数器，产生RAM访问地址；FIFO空满标志装置，标志FIFO空满状态；端口号，标明当前CPU通道操作归属的业务通道。2、如权利要求1所述的CPU通道，其特征在于所述计数器根据FIFO读写信号使计数器累加，产生RAM访问地址。3、如权利要求1所述的CP...

【专利技术属性】
技术研发人员：牟景辉，
申请(专利权)人：港湾网络有限公司，
类型：实用新型
国别省市：11[中国|北京]