时序控制电路制造技术

一种时序控制电路，用于控制主板的上电时序，该时序控制电路包括一控制主板上电的芯片，主板的各种输入电压共同连接于该芯片的输入端，该芯片设有一临界电压，当该芯片的输入端的电压达到该临界电压时，该芯片的输出端输出一信号控制该主板上电。本实用新型专利技术时序控制电路中，只有在各种输入电压均达到峰值后，该时序控制电路产生一高电平信号控制主板上电。保证了不同电源控制主板上电的上电时序。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种时序控制电路，特别是指一种用于控制主板上电时序的电路。
技术介绍
芯片组是主板的重要组成部分，几乎决定着主板的全部功能。主板的芯片组通常包括南桥芯片和北桥芯片。其中，南桥芯片主要负责外围设备的数据处理与传输，一旦南桥芯片出现问题，则会导致外围设备无法使用。北桥芯片负责与CPU联系并控制内存，提供对CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量等的支持。使用不同的电源为主板上的南桥和北桥芯片上电时，由于不同的电源在开启之后会在不同的时间内爬升至其峰值，从而从南桥和北桥芯片输出的信号时序会有不同。如图1及2所示，为不同电源在特定时间20ms内爬升至其峰值的二维图。由图1可知，+3.3V电源较早爬升至峰值，+5V电源最晚爬升至其峰值。由图2可知，+5V电源较早爬升至峰值，+12V电源最晚爬升至峰值。这样，当使用不同的电源控制主板上的南桥和北桥芯片上电时，有可能没有按照预期上电时序控制主板上电，导致主板上电时序错乱。如图3所示，使用图1中的+5V电源控制北桥芯片上电，+3.3V电源控制南桥芯片上电，从北桥芯片输出的A信号要晚于从南桥芯片输出的B信号，然而，若期望得到从北桥芯片输出的A信号早于从南桥芯片输出的B信号，则必须要更换电源，否则不能实现。这样对不同的电源的兼容性不好。
技术实现思路
鉴于以上内容，有必要提供一种能够控制主板正常上电时序的电路。一种时序控制电路，用于控制主板的上电时序，该时序控制电路包括一控制主板上电的芯片，主板的各种输入电压共同连接于该芯片的输入端，该芯片设有一临界电压，当该芯片的输入端的电压达到该临界电压时，该芯片的输出端输出一信号控制该主板上电。相对于现有技术，本技术时序控制电路中，只有在各种输入电压均达到峰值后，该时序控制电路产生一高电平信号控制主板上电。保证了不同电源控制主板上电的上电时序。附图说明图1是现有技术中不同电源随时间爬升的坐标图。图2是现有技术中不同电源随时间爬升的坐标图。-->图3是现有技术中不同电源为主板上的南桥与北桥芯片上电的示意图。图4是本技术时序控制电路较佳实施方式的电路图。图5是本技术时序控制电路较佳实施方式的时序图。具体实施方式请参阅图4，图4为本技术时序控制电路较佳实施方式的一电路图。该时序控制电路的较佳实施方式包括一第一分压电路10、一第二分压电路20、一第三分压电路30、一分压电阻R1及一芯片(型号U527)50。该第一分压电路10包括一电阻R11及与其相连接的两并联电阻R12、R13，该第二分压电路20包括一电阻R21及与其相连接的两并联电阻R22、R23，该第三分压电路30包括一电阻R31及与其相连接的两并联电阻R32、R33。该芯片50设有一输入电压针脚VIN，一与+3.3V备用电源相连为该芯片50供电的针脚VCC及一输出电平针脚ENOUT。该第一分压电路10的电阻R11的一端连接一第一电源+3.3V，另一端连接该第一分压电路10的两并联电阻R12、R13并联后的共同端，该两并联电阻R12、R13的另一端连接分压电阻R1，R1的另一端接地。该第二分压电路20的电阻R21的一端连接一第二电源+5V，另一端连接该第二分压电路20的两并联电阻R22、R23并联后的共同端，该两并联电阻R22、R23的另一端连接分压电阻R1，且与第一分压电路10相交于共同点C。第三分压电路30的电阻R31的一端连接一第三电源+12V，另一端连接该第三分压电路30的两并联电阻R32、R33并联后的共同端，该两并联电阻R32、R33的另一端连接分压电阻R1，即连接于共同点C。该共同点C与该芯片50的输入电压针脚VIN连接。下面详细介绍本技术时序控制电路的工作过程。在本技术时序控制电路中，R1为20K欧姆，R11为240K欧姆，R12、R13为12K欧姆，R21为402K欧姆，R22、R23为10K欧姆，R31为1.21M欧姆，R32、R33为160K欧姆，第一电源+3.3V、第二电源+5V、第三电源+12V分别经过该第一分压电路10、第二分压电路20、第三分压电路30分压后，在C点产生的电压为+0.6V。从而，该+0.6V电压输入到该芯片50的针脚VIN。该芯片50设有一临界电压值为+0.6V，当输入的电压大于等于+0.6V时，产生一高电平信号S从针脚ENOUT输出，如图5所示。该信号S输入至主板上的南桥或北桥芯片。当输入的电压小于+0.6V时，该芯片50则产生一低电平信号。这样，假设第二电源+5V，第三电源+12V已到达，但第一电源+3.3V还未到达，在共同点C产生的电压未达到+0.6V，则芯片50的针脚ENOUT不输出高电平信号S，从而导致南桥或北桥芯片没有上电，确保主板时序正常。请一并参阅图5，当第一电源+3.3V，第二电源+5V，第-->三电源+12V都达到峰值后，在共同点C才会产生+0.6V电压，并同时会产生一个高电平输出信号S，为主板上电。若期望从北桥输出的信号早于从南桥输出的信号，只需在输出信号S后连接一逻辑电路，延迟该信号S输入至南桥芯片，从而保证从北桥输出的信号早于从南桥输出的信号。本技术时序控制电路中，可使用不同芯片替换芯片50，即该替换后的芯片的临界电压值也发生了改变，这样，只需相应更换该第一分压电路、第二分压电路、第三分压电路及分压电阻即可满足要求。另外，当使用的芯片的临界电压值为一特定电压时，例如+20.3V，此时时序控制电路中并不需要分压电路，因为此时只有在+3.3V，+5V，+12V三个电源同时到达后，向该芯片输入+20.3V电压，该芯片才会输出一高电平信号为主板上电。-->本文档来自技高网...

【技术保护点】
一种时序控制电路，用于控制主板的上电时序，其特征在于：该时序控制电路包括一控制主板上电的芯片，主板的各种输入电压共同连接于该芯片的输入端，该芯片设有一临界电压，当该芯片的输入端的电压达到该临界电压时，该芯片的输出端输出一信号控制该主板上电。

【技术特征摘要】
1.一种时序控制电路，用于控制主板的上电时序，其特征在于：该时序控制电路包括一控制主板上电的芯片，主板的各种输入电压共同连接于该芯片的输入端，该芯片设有一临界电压，当该芯片的输入端的电压达到该临界电压时，该芯片的输出端输出一信号控制该主板上电。2.如权利要求1所述的时序控制电路，其特征在于：该主板的各种输入电压的共同连接...

【专利技术属性】
技术研发人员：张翔，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]