一种宽带波形产生组件和方法技术

本发明专利技术公开了一种宽带波形产生组件和方法，所述组件包括：FPGA可编程逻辑处理器、高速ADC和高速DAC；所述FPGA可编程逻辑器用于接收外部控制信号和所述高速ADC输入的采样数据，根据所述输入控制信号实时产生线性调频信号并进行失真和滤波处理后转换为串行信号输出至所述高速DAC，所述高速DAC对其进行数模转换后输出宽带波形信号。本发明专利技术在FPGA可编程逻辑器内实现了多通道参数化波形产生模块、预失真滤波器模块和滤波器系数计算模块，不仅可以实时、参数化产生任意带宽、脉宽的宽带线性调频波形，而且可以自适应预失真，提高组件的预失真的效率。真的效率。真的效率。

【技术实现步骤摘要】
一种宽带波形产生组件和方法


[0001]本专利技术涉及通信领域，更具体的，涉及一种宽带波形产生组件和方法。

技术介绍

[0002]现有的的宽带波形产生组件，只能输出特定带宽、脉宽的宽带波形，并且在进行幅度、相位预失真时，需要用其他设备录取发射波形，计算失真特性并存储下来，当多个组件的幅度、相位特性一致性较差时，需要反复录取、计算，费时费力。

技术实现思路

[0003]为解决
技术介绍
中所提出的技术问题中的至少一个，本专利技术的一个目的在于提供一种宽带波形产生组件和方法，所述宽带波形产生组件包括：FPGA可编程逻辑处理器、高速ADC和高速DAC；
[0004]所述FPGA可编程逻辑器用于接收外部控制信号和所述高速ADC输入的采样数据，根据所述输入控制信号实时产生线性调频信号并进行失真和滤波处理后转换为串行信号输出至所述高速DAC，所述高速DAC对其进行数模转换后输出宽带波形信号。
[0005]所述FPGA可编程逻辑处理器包括：多通道参数化波形产生模块、预失真滤波器模块和并串转换模块；所述多通道参数化波形产生模块用于接收所述外部控制信号并根据外部控制信号实时产生线性调频波形信号；所述预失真滤波器模块用于改变输入的所述线性调频波形信号的幅度和相位特性，完成预失真；所述并串转换模块用于接收所述预失真滤波器模块输出的并行数据，将其转换为串行数据后输出。
[0006]所述FPGA可编程逻辑处理器还包括滤波器系数计算模块，
[0007]所述滤波器系数计算模块用于接收所述高速ADC输入的采样数据，并依次进行FFT运算(离散傅立叶变换的快速算法)和IFFT运算(离散傅立叶反变换的快速算法)得到滤波器系数并输出至所述预失真滤波器模块的滤波器系数输入端口。
[0008]优选的，输入时钟信号的输出端与所述高速ADC和高速DAC的时钟输入端连接。
[0009]所述高速DAC输出的宽带波形信号一路直接输出，另一路作为采样信号输出至所述高速ADC，所述高速ADC将宽带波形信号转换为数字信号后输出至所述滤波器系数计算模块。
[0010]优选的，所述FFT运算用于将所述采样数据由时域转换到频域，得到其幅度和相位特性。
[0011]本专利技术另一方面提供了一种宽带波形产生方法，所述方法包括：
[0012]所述FPGA可编程逻辑处理器包括：多通道参数化波形产生模块、预失真滤波器模块和并串转换模块；所述多通道参数化波形产生模块接收外部控制信号并根据外部控制信号实时产生线性调频波形信号；所述预失真滤波器模块改变输入的所述线性调频波形信号的幅度和相位特性，完成预失真；所述并串转换模块接收所述预失真滤波器模块输出的并行数据，将其转换为串行数据后输出。
[0013]所述FPGA可编程逻辑处理器还包括：滤波器系数计算模块，
[0014]所述滤波器系数计算模块接收所述高速ADC输入的采样数据，并依次进行FFT运算(离散傅立叶变换的快速算法)和IFFT运算(离散傅立叶反变换的快速算法)得到滤波器系数并输出至所述预失真滤波器模块的滤波器系数输入端口。
[0015]所述FPGA可编程逻辑器用于接收外部控制信号和所述高速ADC输入的采样数据，根据所述输入控制信号实时产生线性调频信号并进行失真和滤波处理后转换为串行信号输出至所述高速DAC，所述高速DAC对其进行数模转换后输出宽带波形信号
[0016]所述高速DAC输出的宽带波形信号一路直接输出，另一路作为采样信号输出至所述高速ADC，所述高速ADC将宽带波形信号转换为数字信号后输出至所述滤波器系数计算模块；输入时钟信号的输出端与所述高速ADC和高速DAC的时钟输入端连接。
[0017]本专利技术的有益效果如下：
[0018]本专利技术的输出信号宽带能达到1.5GHz，经过自适应预失真后的波形带内平坦度小于1dB，带内相位线性度小于5度，而且滤波器系数自适应更新，灵活、可靠。
附图说明
[0019]图1示出本专利技术的一个实施例提出的一种宽带波形产生组件的模块图；
[0020]图2使出本专利技术的一个实施例提出的一种宽带波形产生方法的示意图。
具体实施方式
[0021]为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。
[0022]本专利技术的一个实施例提出的一种宽带波形产生组件；
[0023]如图1所示，所述宽带波形产生组件包括：
[0024]FPGA可编程逻辑器5、高速模数转换单元(高速ADC)6和高速数模转换单元(高速DAC)7，所述FPGA可编程逻辑器5包括多通道参数化波形产生模块1、预失真滤波器模块2、滤波器系数计算模块3和并串转换模块4。
[0025]所述多通道参数化波形产生模块1根据输入控制信号，实时、参数化的产生任意带宽、脉宽的线性调频波形；多通道参数化波形产生模块1输出的宽带波形由滤波器系数输入接口进入预失真滤波器模块2后改变幅度、相位特性，完成预失真；所述并串转换模块4接收预失真滤波器模块2处理后的并行数据并将其转换为适应高速DAC7的串行数据；所述并串转换模块4的数据输出接口与高速DAC7的数据输入端连接；高速DAC7有两个输出端，包括高速ADC6采样信号输出端和宽带波形信号输出端；
[0026]所述滤波器系数可以根据使用环境实时计算并更新，滤波器系数计算模块3接收高速ADC6输出的采样数据并进行FFT运算，将其由时域转换到频域，得到采样信号的幅度、相位特性，再经过IFFT运算得出滤波器系数，所述预失真滤波器模块2的滤波器系数输入接口接收所述滤波器系数并根据其进行预失真处理；
[0027]组件的输入控制信号与多通道参数化波形产生模块1的输入接口连接；多通道参数化波形产生模块1的数据输出接口与预失真滤波器模块2的数据输入接口相连；预失真滤
波器模块2的滤波器系数输入接口与滤波器系数计算模块3的系数输出接口连接；滤波器系数计算模块3的数据输入接口与高速ADC6的数据输出接口连接；预失真滤波器模块2的数据输出接口与并串转换模块4的数据输入接口连接；并串转换模块4的数据输出接口与高速DAC7的数据输入端连接；输入时钟信号与高速ADC6、高速DAC7的时钟输入端连接。
[0028]本专利技术第一个实施例所提供的宽带波形产生组件在FPGA可编程逻辑器内实现了多通道参数化波形产生模块、预失真滤波器模块和滤波器系数计算模块，由于高速DAC支持1.5GHz带宽，本专利技术的输出信号带宽能达到1.5GHz，经过自适应预失真后的波形带内平坦度小于1dB，带内相位线性度小于5度，滤波器系数自适应更新，灵活、可靠，提高了组件的预失真效率。
[0029]在另一个实施例中，本专利技术提供了一种宽带波形产生方法，如图2所示，所述方法包括：
[0030]所述多通道参数化波形产生模块根据输入控制信号实时产生任本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽带波形产生组件，其特征在于，包括：FPGA可编程逻辑处理器、高速ADC和高速DAC；所述FPGA可编程逻辑器用于接收外部控制信号和所述高速ADC输入的采样数据，根据所述输入控制信号实时产生线性调频信号并进行失真和滤波处理后转换为串行信号输出至所述高速DAC，所述高速DAC对其进行数模转换后输出宽带波形信号。2.根据权利要求1所述的组件，其特征在于，所述FPGA可编程逻辑处理器包括：多通道参数化波形产生模块、预失真滤波器模块和并串转换模块；所述多通道参数化波形产生模块用于接收所述外部控制信号并根据外部控制信号实时产生线性调频波形信号；所述预失真滤波器模块用于改变输入的所述线性调频波形信号的幅度和相位特性，完成预失真；所述并串转换模块用于接收所述预失真滤波器模块输出的并行数据，将其转换为串行数据后输出。3.根据权利要求2所述的组件，其特征在于，所述FPGA可编程逻辑处理器还包括滤波器系数计算模块，所述滤波器系数计算模块用于接收所述高速ADC输入的采样数据，并依次进行FFT运算(离散傅立叶变换的快速算法)和IFFT运算(离散傅立叶反变换的快速算法)得到滤波器系数并输出至所述预失真滤波器模块的滤波器系数输入端口。4.根据权利要求1所述的组件，其特征在于，输入时钟信号的输出端与所述高速ADC和高速DAC的时钟输入端连接。5.根据权利要求1所述的组件，其特征在于，所述高速DAC输出的宽带波形信号一路直接输出，另一路作为采样信号输出至所述高速ADC，所述高速ADC将宽带波形信号转换为数字信号后输出至所述滤波器系数计算模块。6.根据权利要求3所述的组件，其特征在于，所述F...

【专利技术属性】
技术研发人员：史康为，陈利群，沈飞跃，李腾龙，
申请(专利权)人：北京无线电测量研究所，
类型：发明
国别省市：