芯片FT与EQC一体化测试方法及系统技术方案

本发明专利技术公开了芯片FT与EQC一体化测试方法及系统，该方法包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从测试程序中读取烧码数据，通过中断方式向单片机发送烧码数据；单片机接收烧码数据并保存至RAM内，并将烧码数据烧录至待测芯片中；上位机通过单片机对待测芯片进行FT测试，若检测到通过FT测试的待测芯片的数量大于等于预设EQC测试需求数量，则对通过FT测试的待测芯片进行EQC测试。本发明专利技术实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。测试操作更加便利。测试操作更加便利。

【技术实现步骤摘要】
芯片FT与EQC一体化测试方法及系统


[0001]本专利技术涉及芯片测试的
，特别涉及一种芯片FT与EQC一体化测试方法及系统。

技术介绍

[0002]芯片在封装后会进行FT(Final Test)测试也被称为封装测试(Package Test),以及EQC(Electronic Quality Control)测试。FT测试是对每颗IC封装后对IC的功能还有其规定标准进行测试。EQC就是对测试合格的芯片进行内部烧码的校验，查看此批次的芯片是否存在错误烧码产品，当EQC测试失败时，会对此批次芯片重新进行检测。
[0003]目前行业针对测编一体的芯片测试流程中，在测完FT测试后，往往需要拆开编带再抽取部分进行EQC测试，这种方法测试十分不便，浪费时间，测试效率低下，且提高了人力及材料成本。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出一种芯片FT与EQC一体化测试方法，能够提高测试效率，节省人力及材料成本。
[0005]本专利技术还提出一种具有上述芯片FT与EQC一体化测试方法的芯片FT与EQC一体化测试系统。
[0006]根据本专利技术的第一方面实施例的芯片FT与EQC一体化测试方法，包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；所述单片机接收所述烧码数据并保存至外部Flash内，并将所述烧码数据烧录至待测芯片中；所述上位机通过所述单片机对所述待测芯片进行FT测试，若检测到通过所述FT测试的所述待测芯片的数量大于等于预设EQC测试需求数量，则对通过所述FT测试的所述待测芯片进行EQC测试。
[0007]根据本专利技术实施例的芯片FT与EQC一体化测试方法，至少具有如下有益效果：通过将烧码数据写在测试程序中，在启动测试时通过单片机对芯片进行烧写，对芯片FT测试的同时将通过FT测试的芯片可并行进行EQC测试，实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。
[0008]根据本专利技术的一些实施例，所述上位机向所述单片机发送所述烧码数据的方法包括：所述上位机首次运行所述测试程序时，基于所述测试配置表判断是否执行烧码操作；若执行烧码操作，则所述上位机从所述测试程序中读取所述烧码数据，向所述单片机发送烧码中断后，发送所述烧码数据。
[0009]根据本专利技术的一些实施例，所述单片机接收到所述烧码中断后，通过串口接收所述烧码数据并保存，并通过I2C总线将所述烧码数据烧录至所述待测芯片。
[0010]根据本专利技术的一些实施例，所述单片机通过I2C总线获取所述待测芯片的烧录返
回值，并通过串口发送给所述上位机，所述上位机根据所述烧录返回值判断是否烧录成功。
[0011]根据本专利技术的一些实施例，所述上位机根据所述测试配置表判断是否执行EQC测试，若执行所述EQC测试，检测到通过所述FT测试的所述待测芯片的数量等于所述预设EQC测试需求数量的整数倍，则对通过所述FT测试的所述待测芯片进行EQC测试。
[0012]根据本专利技术的一些实施例，所述上位机提供交互界面，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的EQC配置项，并保存至所述测试配置表，其中所述EQC配置项包括：是否进行EQC测试以及所述预设EQC测试需求数量。
[0013]根据本专利技术的一些实施例，所述测试配置表包括：测试项编号、测试项名称、测试类型、FT测试检测阈值及错误分类。
[0014]根据本专利技术的第二方面实施例的芯片FT与EQC一体化测试系统，包括：上位机，用于根据测试请求运行对应的测试程序，对待测芯片进行FQ测试及EQC测试，所述上位机包括：烧写模块，用于基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；以及，EQC测试控制模块，用于确定通过所述FT测试的所述待测芯片的数量是否大于等于预设EQC测试需求数量，若是，则对通过所述FT测试的所述待测芯片进行EQC测试；单片机，分别与所述上位机及所述待测芯片连接，用于接收所述烧码数据并保存至外部Flash内，并将所述烧码数据烧录至所述待测芯片中。
[0015]根据本专利技术实施例的芯片FT与EQC一体化测试系统，至少具有如下有益效果：通过将烧码数据写在测试程序中，在启动测试时通过单片机对芯片进行烧写，对芯片FT测试的同时将通过FT测试的芯片可并行进行EQC测试，实现了对待测芯片在线烧录一体化，提高了测试效率，节约了时间成本和人力成本，且对于同一种芯片不同烧码只需要修改上位机的测试程序，不需要对单片机再进行修改，测试操作更加便利。
[0016]根据本专利技术的一些实施例，所述上位机通过串口与所述单片机连接，所述单片机通过I2C总线与所述待测芯片连接。
[0017]根据本专利技术的一些实施例，所述上位机还包括：交互界面模块，用于根据业务需求编辑所述测试程序，添加相应的所述烧码数据，以及，配置所述测试程序的EQC配置项，并保存至所述测试配置表，其中所述EQC配置项包括：是否进行EQC测试以及所述预设EQC测试需求数量。
[0018]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0019]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0020]图1为本专利技术实施例的方法的流程示意图；
[0021]图2为本专利技术实施例中的上位机、单片机及待测芯片的连接示意图；
[0022]图3为实施本专利技术实施例的方法后芯片的详细测试示意图；
[0023]图4为本专利技术实施例的系统的模块示意框图。
[0024]附图标记：
[0025]上位机100、单机200；烧写模块110、EQC测试控制模块120。
具体实施方式
[0026]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0027]在本专利技术的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。在本专利技术的描述中，步骤标号仅是为了描述的方便或者引述的方便所作出的标识，各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本专利技术实施例的实施过程构成任何限定。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片FT与EQC一体化测试方法，其特征在于，包括以下步骤：上位机根据测试请求运行对应的测试程序，基于测试配置表从所述测试程序中读取烧码数据，通过中断方式向单片机发送所述烧码数据；所述单片机接收所述烧码数据并保存至外部Flash，并将所述烧码数据烧录至待测芯片中；所述上位机通过所述单片机对所述待测芯片进行FT测试，若检测到通过所述FT测试的所述待测芯片的数量大于等于预设EQC测试需求数量，则对通过所述FT测试的所述待测芯片进行EQC测试。2.根据权利要求1所述的芯片FT与EQC一体化测试方法，其特征在于，所述上位机向所述单片机发送所述烧码数据的方法包括：所述上位机首次运行所述测试程序时，基于所述测试配置表判断是否执行烧码操作；若执行烧码操作，则所述上位机从所述测试程序中读取所述烧码数据，向所述单片机发送烧码中断后，发送所述烧码数据。3.根据权利要求2所述的芯片FT与EQC一体化测试方法，其特征在于，所述单片机接收到所述烧码中断后，通过串口接收所述烧码数据并保存，并通过I2C总线将所述烧码数据烧录至所述待测芯片。4.根据权利要求2所述的芯片FT与EQC一体化测试方法，其特征在于，所述单片机通过I2C总线获取所述待测芯片的烧录返回值，并通过串口发送给所述上位机，所述上位机根据所述烧录返回值判断是否烧录成功。5.根据权利要求1所述的芯片FT与EQC一体化测试方法，其特征在于，所述上位机根据所述测试配置表判断是否执行EQC测试，若执行所述EQC测试，且检测到通过所述FT测试的所述待测芯片的数量等于所述预设EQC测试需求数量的整数倍，则对通过所述FT测试的所述待测芯片进行EQC测试。6.根据权利要求1所述的芯片FT与EQC一...

【专利技术属性】
技术研发人员：吴春诚，徐磊，赵世伟，
申请(专利权)人：珠海芯网测控有限公司，
类型：发明
国别省市：