时钟及正弦波产生系统、产生方法技术方案

本发明专利技术涉及一种时钟及正弦波产生系统及产生方法，包括高精度晶振、DDS模块A、比较器、PLL模块、多通道时钟缓冲器、DDS模块B及可编程数字电路。本发明专利技术解决了产生一个正弦波在1Hz

【技术实现步骤摘要】
时钟及正弦波产生系统、产生方法

：
[0001]本专利技术涉及交流阻抗测试
，尤其涉及一种用于高精度宽频交流阻抗测试的时钟及正弦波产生系统、时钟及正弦波产生方法。

技术介绍
：
[0002]交流阻抗测试需要用到一个或者多个精度很高的正弦波信号源，内部还有很多高精度高速的模数转换器和数模转换器，有些高频交流阻抗测试还需要用到混频器。信号源的质量、模数转换器的转换精度、数模转换器的转换精度和混频器的混频结果直接决定阻抗测试的准确性。随着交流阻抗测试设备的测试精度和测试频率的提高，对测试设备内部电路使用的时钟要求越来越高。交流阻抗测试设备的测试信号频率范围一般都很广，最低几赫兹(Hz)，最高要到一百多兆赫兹(MHz)。而且在一百兆赫兹的时候频率分辨率还要达到毫赫兹(mHz)甚至微赫兹(uHz)。
[0003]国内高端阻抗测试设备长期被美国、英国等国家垄断，而高端阻抗测试设备离不开高精度低失真度的正弦波信号源，而信号源的高精度低失真度又离不开产生信号源的时钟。国外企业采用定制集成电路或者限制对中国出口等方法长期对中国进行技术垄断，严重阻碍了国产阻抗测试设备的发展。

技术实现思路
：
[0004]针对上述问题，本专利技术设计了一种用于高精度宽频交流阻抗测试的时钟及正弦波产生系统、时钟及正弦波产生方法，突破了国外的技术壁垒，使用常见普通的元器件就能达到或者超过国外定制集成电路的效果，能使交流阻抗测试设备的测试频率范围达到1Hz
‑
150MHz，频率分辨率达到uHz。
[0005]本专利技术是通过如下技术方案实现的：
[0006]一种时钟及正弦波产生系统，包括
[0007]高精度晶振，用于提供时钟；
[0008]DDS模块A，与高精度晶振相连，用于产生1MHz
‑
30MHz的正弦波；
[0009]比较器，与DDS模块A相连，用于将DDS模块A产生的正弦波变成方波；
[0010]PLL模块，与比较器相连，用于将输入的时钟16倍频然后输出；
[0011]多通道时钟缓冲器，与PLL模块相连，用于将一个输入时钟分成多个相同频率的时钟输出；
[0012]DDS模块B，与多通道时钟缓冲器相连，用于产生1Hz
‑
150MHz的正弦波；
[0013]可编程数字电路，分别与DDS模块A、PLL模块、DDS模块B连接，用于控制DDS模块A、PLL模块和DDS模块B。
[0014]上述的DDS模块指直接数字频率合成器。
[0015]在本专利技术一较佳实施例中，所述高精度晶振采用131.072MHz、频率稳定度20ppm以上的高精度晶振。
[0016]作为优选，所述DDS模块A采用48位宽；所述DDS模块B采用32位宽。
[0017]本专利技术还提供一种时钟及正弦波产生方法，采用上述时钟及正弦波产生系统，包括如下步骤：
[0018](1)先根据所需要的DDS模块B的输出频率，查表得到DDS模块B的频率控制字，然后根据公式
[0019][0020]计算出DDS模块A的输出频率；
[0021](3)根据公式
[0022][0023]计算出DDS模块A频率控制字；
[0024](3)将计算得到的DDS模块B频率控制字、DDS模块A频率控制字和PLL模块控制字通过可编程数字电路传输给DDS模块A、DDS模块B和PLL模块，即可完成对整个电路的控制，产生所需要的时钟。
[0025]其中，DDS模块B输出频率的频率分辨率计算公式如下
[0026][0027]当输出频率处于60MHz
‑
150MHz时，DDS模块B的频率控制字最大，频率分辨率最低，为2.3
×
10
‑6Hz；当输出频率处于1Hz
‑
10Hz时，DDS模块B的频率控制字最小，频率分辨率最高，为2.2
×
10
‑
13
Hz。
[0028]本专利技术的有益效果是：
[0029](1)本专利技术设计了一种时钟及正弦波产生系统、产生方法，解决了产生一个正弦波在1Hz
‑
150MHz频率范围的同时保证很高的频率分辨率的时钟的问题，使用交流阻抗测试设备测试频率范围可以达到1Hz
‑
150MHz，频率分辨率最高达到2.2
×
10
‑
13
Hz；
[0030](2)本专利技术可以用于交流阻抗测试设备，也可以应用于其他需要宽范围高精度正弦波的场景；
[0031](3)本专利技术打破了国外企业采用定制集成电路或者限制对中国出口等方法长期对中国进行技术垄断，可以推进国内交流阻抗测试设备的发展。
附图说明：
[0032]图1为本专利技术的时钟及正弦波产生系统的结构示意图。
具体实施方式
[0033]下面结合附图对本专利技术的较佳实施例进行详细阐述，以使本专利技术的优点和特征能更易被本领域人员理解，从而对本专利技术的保护范围做出更为清楚明确的界定。
[0034]如图1所示的一种时钟及正弦波产生系统，包括
[0035]高精度晶振100，采用一个131.072MHz的晶振，频率稳定度20ppm或者更高即可。这个晶振用于给DDS模块A提供时钟。131.072MHz＝1000
×217
Hz，用这个特定频率是为了后面
使用DDS模块产生时钟和正弦波的时候都能是整数，保证每个时钟或者每个正弦波每周期的点数都是固定不动的，可以有利于时钟的稳定性和正弦波的高精度低失真度。
[0036]可编程数字电路200，包括但不限于各种单片机、CPLD和FPGA等，主要用于控制DDS模块A、PLL模块和DDS模块B。
[0037]DDS模块A 300，48位宽，用于产生一个几兆赫兹到二十几兆赫兹的正弦波，可以由FPGA+数模转换器+滤波电路或者DDS芯片构成，可以提高位宽来提高频率分辨率。
[0038]比较器400，将DDS模块A产生的正弦波变成方波。
[0039]PLL模块500，将输入的时钟16倍频然后输出，可以由FPGA的PLL模块或者PLL电路或者VCO+PLL等电路构成。
[0040]多通道时钟缓冲器600，将一个输入时钟分成多个相同频率的时钟输出，给DDS模块B、模数转换器、数模转换器等电路提供时钟。
[0041]DDS模块B 700，32位宽，产生1Hz
‑
150MHz的正弦波。用于交流阻抗测试设备或其他需要正弦波的设备用。可以由FPGA+数模转换器+滤波电路或者DDS集成电路芯片构成。
[0042]该时钟及正弦波产生方法的原理和过程如下：
[0043](1)先根据所需要的DDS模块B的输出频率，查表得到DDS模块B的频率控制字，然后根据公式
[0044][0045]计算出DDS模块A的输出频率；
[0046]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟及正弦波产生系统，其特征在于：包括高精度晶振，用于提供时钟；DDS模块A，与高精度晶振相连，用于产生1MHz
‑
30MHz的正弦波；比较器，与DDS模块A相连，用于将DDS模块A产生的正弦波变成方波；PLL模块，与比较器相连，用于将输入的时钟16倍频然后输出；多通道时钟缓冲器，与PLL模块相连，用于将一个输入时钟分成多个相同频率的时钟输出；DDS模块B，与多通道时钟缓冲器相连，用于产生1Hz
‑
150MHz的正弦波；可编程数字电路，分别与DDS模块A、PLL模块、DDS模块B连接，用于控制DDS模块A、PLL模块和DDS模块B。2.根据权利要求1所述的时钟及正弦波产生系统，其特征在于：所述高精度晶振采用131.072MHz、频率稳定度20ppm以上的高精度晶振。3.根据权利要求1所述的时钟及正弦波产生系统，其特征在于：所述DDS模块A采用48位宽。4.根据权利要求1所述的时钟及正弦波产生系统，其特征在于：所述DDS模块B采用32位宽。5.一种时钟及正弦波产生方法，采用如权利要求1<...

【专利技术属性】
技术研发人员：刘瑜，陈娟瑜，
申请(专利权)人：常州同惠电子股份有限公司，
类型：发明
国别省市：