含通道ECC的信号处理电路和存储器制造技术

本申请实施例提供一种含通道ECC的信号处理电路和存储器，其中，数据传输线路，包括：外部数据线，用于传输数据和ECC校验码；检错模块，用于对外部数据线中传输的数据进行检错和/或纠错，并输出纠正后的数据；判断模块，用于输出第一控制信号；统计模块，用于输出第二控制信号；数据缓冲模块，用于根据第一控制信号，将检错模块输出的纠正后的数据传输至全局数据线或将检错模块输出的纠正后的数据进行翻转后传输至全局数据线；写入模块，控制全局数据线中的数据传输至本地数据线，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转；本申请旨在降低信号处理电路的低功耗和提高数据存储的可靠性等。可靠性等。可靠性等。

【技术实现步骤摘要】
含通道ECC的信号处理电路和存储器


[0001]本申请涉及半导体电路设计领域，特别涉及一种含通道ECC的信号处理电路和存储器。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)由于其存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。
[0003]而现有具备通道检错纠错功能(linkError Correcting Code，linkECC)的存储器数据传输线路在功耗、可靠性等方面仍有改进空间，亟需设计一种能够降低数据传输功耗、提高存储可靠性的ECC存储器，进一步提高现有ECC存储器的综合性能，以面对各种不同应用场景的需求。

技术实现思路

[0004]本申请实施例提供一种含通道ECC的信号处理电路和存储器，以降低信号处理电路的低功耗和提高数据存储的可靠性等。
[0005]为解决上述技术问题，本申请实施例提供了一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种含通道ECC的信号处理电路，用于向存储单元写入数据和读出数据，其特征在于，包括：外部数据线，用于传输数据和ECC校验码；检错模块，连接所述外部数据线，用于对所述外部数据线中传输的数据进行检错和/或纠错，并输出纠正后的数据；判断模块，与所述外部数据线、全局数据线连接，用于输出表征所述外部数据线当前传输的数据与所述全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；统计模块，与所述外部数据线连接，用于输出第二控制信号，所述第二控制信号用于表征，所述外部数据线当前传输的数据中高电平数据所占位数是否超过第二预设值；数据缓冲模块，与所述检错模块、所述判断模块连接，用于根据所述第一控制信号，将所述检错模块输出的纠正后的数据传输至所述全局数据线或将所述检错模块输出的纠正后的数据进行翻转后传输至所述全局数据线；写入模块，连接在本地数据线和所述全局数据线之间，控制所述全局数据线中的数据传输至所述本地数据线，且基于第三控制信号，判断所述全局数据线中的数据传输至所述本地数据线的过程中是否进行数据翻转，其中，所述第三控制信号用于表征所述第一控制信号的值和所述第二控制信号的值是否相同。2.根据权利要求1所述的含通道ECC的信号处理电路，其特征在于，所述判断模块包括：检测单元，连接所述外部数据线和所述全局数据线，并逐位检测所述外部数据线当前传输的数据与所述全局数据线当前传输的数据，若当前位所述外部数据线传输的数据与当前位所述全局数据线传输的数据不同，则生成第一子控制信号，若当前位所述外部数据线传输的数据与当前位所述全局数据线传输的数据相同，则生成第二子控制信号；获取单元，连接所述检测单元，用于获取所述第一子控制信号和所述第二子控制信号，若所述第一子控制信号个数超过所述第一预设值，则生成所述第一控制信号，所述第一预设值为所述第一子控制信号的数量与所述第二子控制信号的数量和的预设百分比。3.根据权利要求2所述的含通道ECC的信号处理电路，其特征在于，所述预设百分比为50％。4.根据权利要求1所述的含通道ECC的信号处理电路，其特征在于，所述第二预设值为所述外部数据线传输的数据的位数的50％。5.根据权利要求1所述的含通道ECC的信号处理电路，其特征在于，所述数据缓冲模块，包括：转换模块，用于根据第一控制信号，控制所述纠正后的数据传输至所述全局数据线时是否需要翻转；若所述差异位数超过所述第一预设值，则所述转换模块被配置为将所述纠正后的数据翻转后传输至所述全局数据线；若所述差异位数不超过所述第一预设值，则所述转换模块被配置为将所述纠正后的数据传输至所述全局数据线。6.根据权利要求5所述的含通道ECC的信号处理电路，其特征在于，所述转换模块包括：第三传输元件，一端通过反相器连接所述检错模块，另一端连接所述全局数据线；第四传输元件，一端连接所述检错模块，另一端连接所述全局数据线；所述第三传输元件和所述第四传输元件还用于接收所述第一控制信号，用于根据所述
第一控制信号选择导通所述第三传输元件或所述第四传输元件。7.根据权利要求1所述的含通道ECC的信号处理电路，其特征在于，所述本地数据线包括互为差分数据传输线的第一本地数据线和第二本地数据线；所述全局数据线中的数据传输至所述本地数据线的过程中进行数据翻转，包括：所述写入模块被配置为将所述全局数据线中的数据翻转后传输至所述第一本地数据线，和/或所述写入模块被配置为将所述全局数据线中的数据传输至所述第二本地数据线。8.根据权利要求7所述的含通道ECC的信号处理电路，其特征在于，所述写入模块，包括：使能控制模块，用于接收所述第一控制信号和所述第二控制信号，并输出用于表征所述第一控制信号和所述第二控制信号是否相同的所述第三控制信号。9.根据权利要求8所述的含通道ECC的信号处理电路，其特征在于，所述使能控制模块还用于接收写使能信号，若所述写使能信号为有效电平，则输出用于表征所述第一控制信号和所述第二控制信号是否相同的所述第三控制信号。10.根据权利要求8所述的含通道ECC的信号处理电路，其特征在于，所述使能控制模块还用于，接收所述第一控制信号、所述第二控制信号和写使能信号的反相信号，若所述写使能信号为有效电平，则产生第四控制信号，所述第三控制信号和所述第四控制信号互为反相信号。11.根据权利要求8所述的含通道ECC的信号处理电路，其特征在于，所述写入模块，包括：包括第一MOS管、第二MOS管和第三MOS管的第一转换电路；所述第一MOS管的栅极接收所述第三控制信号，源极连接所述全局数据线，漏极连接所述第一本地数据线；所述第二MOS管的栅极连接所述全局数据线，漏极连接所述第二本地数据线，源极连接所述第三MOS管的漏极；所述第三MOS管的栅极接收第三控制信号，源极接地。12.根据权利要求8所述的含通道ECC的信号处理电路，其特征在于，所述写入模块，还包括：包括第四MOS管、第五MOS管和第六MOS管的第二转换电路；所述第四MOS管的栅极接收第四控制信号，源极连接所述全局数据线，漏极连接所述第二本地数据线，所述第三控制信号和所述第四控制信号互为反相信号；所述第五MOS管的栅极连接所述全局数据线，漏极...

【专利技术属性】
技术研发人员：何军，孙豳，应战，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：