用于侧壁镀覆导电膜的封装工艺制造技术

公开了用于在无引线半导体封装上形成可润湿侧面的技术和装置。引线框组件可以包括多个引线(每个引线包括芯片表面和镀覆表面)，以及布置在芯片表面上的集成电路芯片。每个引线的镀覆表面可以镀有电镀层。可以施加连接膜，并且可以通过一系列穿过多个引线中的每一个以及多个引线中的每个的电镀层直至连接膜或其一部分的深度的切口以产生通道来将引线框组件切单为独立的半导体封装。所述通道暴露出多个引线中的每个引线的侧壁。多个引线中的每个引线的引线侧壁可以镀有第二电镀层，并且可以去除连接膜。以去除连接膜。以去除连接膜。

【技术实现步骤摘要】
用于侧壁镀覆导电膜的封装工艺

技术介绍

[0001]扁平“没有引线”或“无引线”半导体芯片封装将集成电路芯片(或“切片”)电耦合并物理耦合到具有扁平引线且没有贯穿印刷电路板(PCB)的通孔的印刷电路板(“PCB”)。尽管这些半导体芯片封装被称为“没有引线”或“无引线”封装，但是本公开中的术语“引线”用于指代存在于扁平无引线封装上的扁平接触垫。这些半导体芯片封装在没有引线延伸越过或超出封装的外围的意义上没有“引线”。扁平无引线封装可分为四方扁平无引线(“QFN”)封装，在封装的所有四个侧面上都有引线；以及双扁平无引线(“DFN”)封装，在两个相反的侧面上都有引线。在这些半导体芯片封装内，一个或多个集成电路芯片被封装在非导电模制材料内。通常由诸如铜之类的金属制成的导电引线框电耦合至半导体芯片封装的内部部件，并且在外部暴露可以电耦合至PCB的引线。扁平无引线封装的改进正在不断进行。
[0002]无引线半导体芯片封装具有优于引线延伸超出封装周边的封装的多个优点。与其他类型的半导体芯片封装相比，这种半导体芯片封装可以具有低轮廓。与具有的引线延伸超出半导体芯片封装周边的常规封装相比，这样的半导体芯片封装可以占用较小的空间，从而在印刷电路板上具有较小的“足迹”。与具有的引线延伸超出封装周边的封装相比，这种无引线半导体芯片封装还可以具有更好的热性能。
[0003]与QFN和DFN封装有关的相关行业中的一个问题涉及到与封装引线的焊料连接的检查。为了确保正确焊料连接QFN和DFN封装，必须检查这些连接。这些检查可以通过例如X射线或自动光学检查(AOI)进行。自动光学检查(AOI)系统用于检查例如半导体器件和印刷电路板(PCB)的缺陷。如果引线的定向方式使得引线的侧面或“侧翼”的部分可被焊料润湿，例如通过使焊料芯吸到裸露引线的侧面或侧壁，则QFN和DFN封装可实现AOI，其成本比X射线检查便宜。
[0004]常规的引线可润湿装置可以通过分步切割工艺形成，该分步切割工艺要求用相同的可镀覆材料同时镀覆多个表面。同时镀覆多个表面可能很复杂，并且可能不允许针对特定表面进行目标镀覆。
[0005]因此，需要一种有效的方法来制造具有可润湿侧面的半导体芯片封装。

技术实现思路

[0006]在本专利技术的一方面中，一种用于由封装组件制造半导体芯片封装的方法，包括引线框(该引线框包括至少第一引线和第二引线，第一和第二引线均具有顶表面和底表面)，设置在第一引线的顶表面上的第一集成电路芯片，设置在第二引线的顶表面上的第二集成电路芯片以及围绕引线框的至少部分以及第一集成电路芯片和第二集成电路芯片的至少部分的模制包封，模制包封具有顶部主表面和底部主表面。第一和第二引线的底表面可以镀有第一电镀层。可以将连接膜施加到模制包封的顶表面。可以穿过模制包封的顶部主表面在第二引线的底表面上的第一电镀进行切割以产生通道，该通道暴露第二引线的第一引线侧壁和第二引线侧壁。可以施加导电膜以连接第一引线的底表面和第二引线的底表面。可以去除连接膜。第一引线侧壁和第二引线侧壁可以通过通道镀有第二电镀层，并且可以
去除导电膜。
[0007]在本专利技术的一方面中，一种用于由封装组件制造半导体芯片封装的方法，包括引线框(该引线框包括至少第一引线和第二引线，第一和第二引线均具有顶表面和底表面)，设置在第一引线的顶表面上的第一集成电路芯片，设置在第二引线的顶表面上的第二集成电路芯片以及围绕引线框的至少部分以及第一集成电路芯片和第二集成电路芯片的至少部分的模制包封，模制包封具有顶部主表面和底部主表面。第一引线的底表面和第二引线的底表面可以镀有第一电镀层。可以施加导电膜以连接第一引线的底表面和第二引线的底表面。可以进行切割以形成穿过模制包封、第二引线和第二引线的底面上的第一电镀层的通道，该通道暴露第二引线的第一引线侧壁和第二引线侧壁。第一引线侧壁和第二引线侧壁可以通过通道镀有第二电镀层，并且可以去除导电膜。
[0008]在本专利技术的一个方面中，一种用于由引线框组件制造引线侧壁可润湿的半导体芯片封装的方法，包括多个引线(每个引线包括芯片表面和镀覆表面)，以及布置在芯片表面上的集成电路芯片。引线框组件可以部分地埋入在模制包封中，该模制包封具有相反的第一和第二主表面。多个引线中的每个引线的镀覆表面可以镀有第一电镀层。可以将连接膜施加到模制包封的第一主表面上。引线框组件可以被分成独立的半导体芯片封装。切单可包括形成沿着第一方向的第一系列平行切口，该第一系列平行切口切割穿过模制包封的第二主表面，直至到达连接膜或连接膜的一部分的深度，并且形成沿着第二方向的第二系列平行切口，第二方向基本垂直于第一方向，第二系列平行切口切割穿过模制包封的第二主表面、多个引线中的每个引线、以及多个引线中的每个引线的电镀层直至连接膜或连接膜的一部分的深度以形成通道，该通道暴露出多个引线中的每个引线的第一引线侧壁和第二引线侧壁。多个引线中的每个引线的第一引线侧壁和第二引线侧壁可以通过通道镀有第二电镀层。可以去除连接膜以分离各个引线侧壁可润湿的半导体芯片封装。
附图说明
[0009]从下面以示例的方式结合附图给出的描述中可以得到更详细的理解，其中：
[0010]图1是根据一个例子用于由封装组件在半导体芯片封装上形成可润湿侧面的图示性方法的流程图；
[0011]图2A是根据一个例子的封装组件的俯视图，其示出了具有在模制包封中的芯片的引线框；
[0012]图2B是根据一个例子图2A的封装组件的横截面图；
[0013]图2C是根据一个例子图2A的封装组件的仰视图；
[0014]图3是根据一个例子具有底部镀层的封装组件的横截面图；
[0015]图4是根据一个例子在顶表面上施加有膜的封装组件的横截面图；
[0016]图5A是根据一个例子的封装组件的俯视图，示出了在封装组件内形成通道的切口和切割图案；
[0017]图5B是根据一个例子图5A的封装组件的横截面图；
[0018]图5C是根据一个例子图5A的封装组件的仰视图；
[0019]图6是根据一个例子在切割后的封装组件上附有导电膜的横截面图；
[0020]图7是根据一个例子具有导电膜和侧壁电镀层的封装组件的横截面图；
[0021]图8是根据一个例子具有底部和侧壁电镀层的完成的半导体芯片封装的横截面图；
[0022]图9是根据一个例子具有底部电镀层和导电膜的封装组件的另一实施例的横截面图；
[0023]图10A是根据一个例子在切割以在封装组件内产生通道之后的封装组件的横截面图；
[0024]图10B是根据一个例子在切割以在封装组件内产生通道之后的封装组件的俯视图；
[0025]图11是具有导电膜和侧壁电镀层的封装组件的横截面图；
[0026]图12A是根据一个例子具有底部和侧壁镀层的DFN封装的底侧的透视图；
[0027]图12B是根据一个例子图12A的具有底部和侧壁镀层的DFN封装的顶侧的透视图；
[0028]图12C是根据一个例子本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种由封装组件制造半导体芯片封装的方法，包括：提供引线框，所述引线框至少包括第一引线和第二引线，所述第一引线和第二引线均具有顶表面和底表面；位于所述第一引线的所述顶表面上的第一集成电路芯片；位于所述第二引线的所述顶表面上的第二集成电路芯片；将所述引线框的至少部分以及所述第一集成电路芯片和所述第二集成电路芯片的至少部分包封在模制包封中，所述模制包封具有顶部主表面和底部主表面；将所述第一引线和所述第二引线的所述底表面镀覆第一电镀层；将连接膜施加到所述模制包封的所述顶表面；穿过所述模制包封的所述顶部主表面切割穿过在所述第二引线的所述底表面上的所述第一电镀层以产生通道，所述通道暴露所述第二引线的第一引线侧壁和第二引线侧壁；施加导电膜以连接所述第一引线的所述底表面和所述第二引线的所述底表面；去除所述连接膜；通过所述通道将所述第一引线侧壁和所述第二引线侧壁镀覆第二电镀层，和去除所述导电膜。2.根据权利要求1所述的方法，其中切割还包括对所述连接膜进行局部切割。3.根据权利要求1所述的方法，其中，所述第一电镀层和所述第二电镀层包括锡材料和锡合金材料中的至少一种。4.根据权利要求1所述的方法，其中，所述通道将所述第二引线分成两个部分。5.根据权利要求4所述的方法，其中，所述第一引线上的所述第一集成电路芯片通过结合线电连接到所述第二引线的所述两个部分的第一部分。6.根据权利要求5所述的方法，其中所述第二集成电路位于所述第二引线的所述两个部分的第二部分上。7.根据权利要求1所述的方法，其中，镀覆所述第一引线的所述底表面和所述第二引线的所述底表面包括：将所述封装组件浸入溶液中；将电源电耦合到所述引线框并电耦合到所述溶液中的镀覆材料；和通过所述电源将电流施加到所述引线框。8.一种由封装组件制造半导体封装的方法，包括：提供引线框，所述引线框至少包括第一引线和第二引线，所述第一引线和第二引线均具有顶表面和底表面；位于所述第一引线的所述顶表面上的第一集成电路芯片；位于所述第二引线的所述顶表面上的第二集成电路芯片；将所述引线框的至少部分以及所述第一集成电路芯片和所述第二集成电路芯片的至少部分包封在模制包封中，所述模制包封具有顶部主表面和底部主表面；将所述第一引线的底表面和所述第二引线的底表面镀覆第一电镀层；施加导电膜以连接所述第一引线的所述底表面和所述第二引线的所述底表面；切割穿过所述模制包封、所述第二引线以及在所述第二引线的所述底表面上的所述第一电镀层以产生通道，所述通道暴露所述第二引线的第一引线侧壁和第二引线侧壁；通过所述通道将所述第一引线侧壁和所述第二引线侧壁镀覆第二电镀层，和去除所述导电膜。
9.根据权利要求8所述的方法，其中，进行切割还包括对所述连接膜进行局部切割。10.根据权利要求8所述的方法，其中，所述通道将所述第二引线分成两个部分。11.根据权利要求10所述的方法，其中，所述第一引线上的所述第一集成电路芯片...

【专利技术属性】
技术研发人员：金龙男，H，
申请(专利权)人：维谢综合半导体有限责任公司，
类型：发明
国别省市：