驱动器接口卡制造技术

本实用新型专利技术提供一种用于游戏机或学习机的驱动器接口卡，传统的游戏机和学习机上都没有连接上驱动器，因此使用时很不方便。本实用新型专利技术的驱动器接口卡专门为游戏机和学习机而设计，它包括游戏机连接座、数据传送锁存器组、移位寄存器、编码转换器、地址控制译码器、逻辑时序延时控制器和驱动器连接座。在普通的游戏机上连接上本实用新型专利技术的接口卡，使游戏机和学习机能使用记录在盘片上的现成软件和把用户自己编写的程序记录于盘片上。（*该技术在2003年保护过期，可自由使用*）

【技术实现步骤摘要】
本技术涉及一种驱动器接口卡，尤其涉及一种能用于普通游戏机或者学习机的驱动器接口卡。传统的游戏机如天马游戏机、小天才游戏机等，大都只有游戏功能，在游戏机上插上不同的游戏卡，就能实现各种不同的游戏。实际上游戏机的主要部件是一块微处理器（CPU），它能实现很多功能，游戏机仅用了其中一种功能。为充分利用CPU，人们在游戏机上开发了各种学习机功能。如在游戏机的槽口上插上一块专门设计的学习卡，再配接上一个键盘，使游戏机具有学习机的功能，以充分地利用CPU。但这种具有学习机功能的游戏机与计算机相比，仍有许多不足之处。如用户在键盘上编写的程序不能储存在记录媒质上，其它机型上的现成软件如PC机的各种现成软件不能直接用于游戏机上，必须将它制成各种卡才能使用。本技术的目的在于为游戏机和学习机提供一种驱动器接口卡，使游戏机能与各种驱动器相连。本技术的驱动器接口卡，包括数据传送锁存器组、移位寄存器、编码转换器、地址控制译码器和逻辑时序延时控制器，所述数据传送锁存器组和编码转换器通过所述移位寄存器相连；所述逻辑时序延时控制器与所述地址控制译码器相连，并且通过控制线分别与所述移位寄存器和所述编码转换器相连，以控制所述移位寄存器和所述编码转换器的工作；其特征在于，所述驱动器接口卡还包括游戏机连接座和驱动器连接座，所述游戏机连接座包含数据线端组、地址线端组和包括时钟端、清零端和选片端的控制线端组；所述-->驱动器连接座包含磁头加载端、索引／扇区端、驱动器控制端、方向选择端、步进端、写数据端、写选通端、写保护端、0磁道端、读数据端和准备端；所述地址控制译码器的输入端与所述游戏机的地址线端组和控制线端组相连，其输出端的一部分与所述驱动器连接座的磁头加载端，方向选择端，写选通端和步进端相连；所述逻辑时序延时控制器的一个输出端与所述驱动器连接座的驱动器控制端相连；所述编码转换器与所述驱动器连接座的写数据端和读数据端相连；所述数据传送锁存器组与所述游戏机连接座的数据线端组以及分别与所述驱动器连接座的准备端、写保护端、扇区／索引端和O磁道端相连。本技术的驱动器接口卡是专为游戏机和学习机而设计的，与微型计算机上的接口电路相比，具有成本低的优点，在游戏机和学习机上接上本技术提供的接口卡，能使游戏机连接上驱动器，使用各种现成的记录在盘片上的软件，也可以把用户自己编写的程序记录于盘片上，使游戏机和学习机升级换代。图1是本技术的驱动器接口卡的逻辑结构框图；图2是图1框图的一个实施例的逻辑线路图；图3是数据传送锁存器组中锁存器的逻辑线路图；图4是数据传送锁存器组中三态门组的逻辑线路图；图5是数据传送锁存器组中三态门控制器的一个逻辑线路图；图6是逻辑延时器的一个逻辑线路图。下面结合附图详细描述本技术的一个实施例。图1是本技术的用于游戏机和学习机的驱动器接口卡的结构框图。如图1所示，本技术的用于游戏机和学习机的驱动器接口卡在总体框图上与微型计算机中的驱动器接口电路相似，它包括与微处理器（CPU）进行数据交换的数据传送锁存器组1、将数据进行并行变串行或串行变并行转换的移位寄存器2、对数据进行编-->码的编码转换器3、地址控制译码器4和逻辑时序延时控制器5。数据传送锁存器组1和编码转换器3通过移位寄存器2相互连接。本技术的驱动器接口卡还包括一用于将本驱动器接口卡与游戏机相连的游戏机连接座6和一用于将本驱动器接口卡与驱动器相连的驱动器连接座7。游戏机连接座6上包含有数据线端组D、地址线端组A和控制线端组C，它们分别与游戏机中的微处理器（CPU）的对应端脚相连。驱动器连接座7包含与驱动器的连接口相应的磁头加载端（HEAD  LOAD）（HL）、索引／扇区端（INDX／SECTOR）（IS）、驱动器控制端（DRIVE  MOTOR  ON）（DO）、方向选择端（DI－RECTWN  SELECT）（DS）、步进端（STEP）（ST）、写数据端（WRITE  DATA）（WD）、写选通端（WRITE  GATE）（WG）、写保护端（WRITE  PROTECT）（WP）、0磁道端（TRACK  OO）（TO）、读数据端（READ  DATA）（RD）和准备端（READY）（RE）。游戏机连接座6的数据线端组D通过数据总线DB1与数据传送锁存器组相连，控制线端组C通过控制总线CB与数据传送锁存器组1相连。数据传送锁存器组1也与驱动器连接座7的准备端RE、写保护端WP、索引／扇区端IS和0磁道端70相连，从这些端取得驱动器的状态信号。数据传送锁存器组1在来自控制线端组C的控制信号和从地址控制译码器4来的部分译码信号控制下通过游戏机连接座6的数据线端组D与游戏机或学习机的CPU交换数据。地址控制译码器4与游戏机连接座6的地址线端组A和控制线端组C相连，在控制线端组C的控制信号控制下，对地址线端上的控制指令信号进行译码，其一部分输出直接送至驱动器连接座7方向选择端DS、步进端ST、磁头加载端HL和写选通端WG；另一部分输出分别送至数据传送锁存器组1和逻辑时序延时控制器5，逻辑时序延时控制器5在从游戏机连接座6的控制线端组C来的控制信号控制下产生延时控制信号控制移位寄存器2和编码转换器3的工作，同时-->也输出一驱动器控制信号，通过导线连接到驱动器连接座7的驱动器控制端DO上。如图1所示，编码转换器3与驱动器连接座7的读数据端RD和写数据端WD相连接，在逻辑时序延时控制器5的输出信号控制下，当进行从驱动器读数工作时，通过读数据端RD读取数据并进行编码转换，然后送至移位寄存器2，在移位寄存器2中进行串／并转换，转换为并行信号后送至数据传送锁存器组1，由游戏机中的CPU通过游戏机连接座6的数据线端组D读取；当进行向驱动器写数据工作时，游戏机中的CPU把数据通过数据线端组D送至数据传送锁存器组1锁存，由移位寄存器2进行并／串转换，转换成串行信号后送至编码转换器3进行编码转换，然后再通过驱动器连接座7的写数据端WD送至驱动器。上面简单描述了本技术的用于游戏机的驱动器连接卡的结构和工作情况，下面将较详细地描述各个框图的内部电路结构和工作原理。参见图1、图2，图2是图1框图的一个实施例的线路图；图1中的地址控制译码器4采用74LS259译码器，其四个输入端I0、I1、I2、I3分别与游戏机连接座6的地址线端组A（A0、A1、A2和A3）相连；在8个输出端中，其中Q0与驱动器连接座7的方向选择端DS相连；Q1与步进端ST相连；Q2与面选端SS相连，对于单面驱动器来说该面选端S1DEONESELECT（SS）可以省略；Q3与磁头加载端HL相连；Q4、Q5连接到逻辑时序延时控制器5，经逻辑运算和延时后，通过驱动器控制端DO1、DO2控制两个驱动器的工作。在本实施例中，能对两个驱动器进行控制，当然也可仅对一个驱动器进行控制；Q6、Q7连接到逻辑时序延时控制器5和数据传送锁存器组1，以控制数据传送锁存器组1和逻辑时序延时控制器5、并通过逻辑时序延时控制器5控制移位寄存器2和编码转换器3的工作。Q4、-->Q5、Q6、Q7的作用将结合逻辑时序延时控制器5一起描述。采用74LS259的地址控制译码器4的8个输出端Q0－Q7的输出根据其四个输入端I0本文档来自技高网...

【技术保护点】
一种驱动器接口卡，包括数据传送锁存器组、移位寄存器、编存转换器、地址控制译码器和逻辑时序延时控制器，所述数据传送锁存器组和编码转换器通过所述移位寄存器相连；所述逻辑时序延时控制器与所述地址控制译码器相连，并且通过控制线分别与所述移位寄存器和所述编码转换器相连，以控制所述移位寄存器和所述编码转换器的工作；其特征在于，所述驱动器接口卡还包括游戏机连接座和驱动器连接座，所述游戏机连接座包含数据线端组、地址线端组和包括时钟端、清零端和迭片端的控制线端组；所述驱动器连接座包含磁头加载端、索引／扇区端、驱动器控制端、方向选择端、步进端、写数据端、写选通端、写保护端、０磁道端、读数据端和准备端；所述地址控制译码器的输入端与所述游戏机的地址线端组和控制线端组相连，其输出端的一部分与所述驱动器连接座的磁头加载端，方向选择端，写选通端和步进端相连；所述逻辑时序延时控制器的一个输出端与所述驱动器连接座的驱动器控制端相连；所述编码转换器与所述驱动器连接座的写数据端和读数据端相连；所述数据传送锁存器组与所述游戏机连接座的数据线端组以及分别与所述驱动器连接座的准备端、写保护端、扇区／索引端和０磁道端相连。

【技术特征摘要】
1、一种驱动器接口卡，包括数据传送锁存器组、移位寄存器、编存转换器、地址控制译码器和逻辑时序延时控制器，所述数据传送锁存器组和编码转换器通过所述移位寄存器相连；所述逻辑时序延时控制器与所述地址控制译码器相连，并且通过控制线分别与所述移位寄存器和所述编码转换器相连，以控制所述移位寄存器和所述编码转换器的工作；其特征在于，所述驱动器接口卡还包括游戏机连接座和驱动器连接座，所述游戏机连接座包含数据线端组、地址线端组和包括时钟端、清零端和迭片端的控制线端组；所述驱动器连接座包含磁头加载端、索引/扇区端、驱动器控制端、方向选择端、步进端、写数据端、写选通端、写保护端、0磁道端、读数据端和准备端；所述地址控制译码器的输入端与所述游戏机的地址线端组和控制线端组相连，其输出端的一部分与所述驱动器连接座的磁头加载端，方向选择端，写选通端和步进端相连；所述逻辑时序延时控制器的一个输出端与所述驱动器连接座的驱动器控制端相连；所述编码转换器与所述驱动器连接座的写数据端和读数据端相连；所述数据传送锁存器组与所述游戏机连接座的数据线端组以及分别与所述驱动器连接座的准备端、写保护端、扇区/索...

【专利技术属性】
技术研发人员：陈耀辉，
申请(专利权)人：陈耀辉，
类型：实用新型
国别省市：31[中国|上海]