一种碳化硅闸沟槽式功率半导体器件及其制作方法技术

本发明专利技术涉及半导体技术领域，具体公开了一种碳化硅闸沟槽式功率半导体器件，其中，包括：基底和外延层；形成在外延层上表面的介电质层和铝金属层；形成在外延层本体外侧的闸极氧化层和闸极多晶硅层；依次形成在外延层本体内的P‑掺杂区、N+掺杂区和P+掺杂区，P+掺杂区和N+掺杂区均位于P‑掺杂区内，N+掺杂区的横截面形成朝向外延层的上表面的折弯状，P+掺杂区包覆N+掺杂区平行于外延层上表面的部分区域；P+掺杂区铝金属层接触，N+掺杂区分别与闸极氧化层、铝金属层以及介电质层接触，P‑掺杂区与闸极氧化层接触。本发明专利技术还公开了一种碳化硅闸沟槽式功率半导体器件的制作方法。本发明专利技术提供的碳化硅闸沟槽式功率半导体器件能够增强器件的雪崩崩溃能力。

【技术实现步骤摘要】
一种碳化硅闸沟槽式功率半导体器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种碳化硅闸沟槽式功率半导体器件及一种碳化硅闸沟槽式功率半导体器件的制作方法。
技术介绍
对功率金属氧化物半导体（MOSFET）器件而言，如何在应用时降低器件的导通损失（ConductiveLoss）及切换损失（SwitchingLoss）一直是追求的重点，近年来为了解决这个问题，第三代半导体碳化硅（SiC）及氮化镓（GaN）陆续被开发出来，以应付目前产品耐高压、高电流及高速应用的需求。对于半导体产品其耐高压、高电流等特性具体体现在器件的雪崩崩溃能力上。因此，对于半导体器件，如何能够提升其雪崩崩溃能力成为本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术提供了一种碳化硅闸沟槽式功率半导体器件及一种碳化硅闸沟槽式功率半导体器件的制作方法，解决相关技术中存在的器件雪崩崩溃能力差的问题。作为本专利技术的第一个方面，提供一种碳化硅闸沟槽式功率半导体器件，其中，包括：基底和外延层；形成在所述外延层上表面的介电质层和铝金属层，所述介电质层环绕所述铝金属层设置，且所述铝金属层分别包覆所述介电质层的上表面和内侧面；形成在所述外延层本体外侧的闸极氧化层和闸极多晶硅层，所述闸极氧化层位于所述闸极多晶硅层和所述外延层之间，所述闸极氧化层和所述闸极多晶硅层环绕所述外延层的侧面设置；依次形成在所述外延层本体内的P-掺杂区、N+掺杂区和P+掺杂区，所述P+掺杂区和N+掺杂区均位于所述P-掺杂区内，所述N+掺杂区的横截面形成朝向所述外延层的上表面的折弯状，所述P+掺杂区包覆所述N+掺杂区平行于所述外延层上表面的部分区域；所述P+掺杂区与所述外延层上表面上的所述铝金属层接触，所述N+掺杂区分别与所述闸极氧化层、部分所述铝金属层以及部分所述介电质层接触，所述P-掺杂区与所述闸极氧化层接触。进一步地，所述N+掺杂区包括与所述外延层上表面平行的第一N+区和与所述外延层上表面垂直的第二N+区，所述P+掺杂区包覆所述第一N+区的部分区域。进一步地，所述P+掺杂区的横截面宽度不小于与所述外延层上表面接触的铝金属层的宽度，且不大于横截面上两个第二N+区之间的距离。进一步地，所述P+掺杂区的深度不大于所述第二N+区的深度。进一步地，所述外延层的制作材料包括碳化硅，且所述碳化硅的浓度在2.5*1015cm-3~8.0*1015cm-3之间。进一步地，所述P-掺杂区的制作材料和所述P+掺杂区的制作材料均包括铝，所述P-掺杂区内的铝的浓度在1.0*1012cm-2~8.0*1014cm-2之间，所述P+掺杂区内的铝的浓度在1.0*1014cm-2~8.0*1015cm-2之间，所述N+掺杂区的制作材料包括磷，所述磷的浓度在1.0*1014cm-2~8.0*1015cm-2之间。进一步地，所述闸极氧化层的厚度在0.02μm~0.05μm之间，所述闸极多晶硅层的浓度在1.0*1014cm-2~6.0*1014cm-2之间。作为本专利技术的另一个方面，提供一种碳化硅闸沟槽式功率半导体器件的制作方法，用于制作前文所述的碳化硅闸沟槽式功率半导体器件，其中，包括：提供基底；在所述基底上形成外延层；在所述外延层上表面进行第一次光刻形成位于所述外延层内的P-掺杂区；在所述外延层上表面沉积第一次氧化硅后进行第二次光刻形成N+掺杂区中的第一N+区；在所述外延层表面沉积第二次氧化硅，进行离子刻蚀后形成氧化硅侧壁残余层；在所述外延层内进行第二次磷掺杂得到N+掺杂区中的第二N+区，所述N+掺杂区包括第一N+区和第二N+区，所述N+掺杂区的横截面形成朝向所述外延层的上表面的折弯状；在所述外延层上表面以湿刻蚀方式将氧化硅去除形成平面；在所述外延层上表面进行光刻形成位于所述外延层内的P+掺杂区，所述P+掺杂区包覆所述第一N+区的部分区域；在所述外延层的侧面经由沟槽刻蚀后再氧化形成闸极氧化层后注入闸极多晶硅层；在所述外延层的上表面留下经光刻后沉积的部分介电质层；在所述外延层上表面以及所述介电质层上表面形成铝金属层。本专利技术提供的碳化硅闸沟槽式功率半导体器件，通过将N+掺杂区设置成朝向外延层上表面的折弯状，与图1中现有技术的N+掺杂区相比，相对增加了P+掺杂区对N+掺杂区的包覆性，从而可以提高器件的雪崩崩溃能力。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。图1为现有技术的功率半导体器件结构示意图。图2为本专利技术提供的碳化硅闸沟槽式功率半导体器件的结构示意图。图3为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成P-掺杂区后的结构示意图。图4为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成第一N+掺杂区后的结构示意图。图5为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中沉积氧化硅Y后的结构示意图。图6为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成氧化硅侧壁残余层后的结构示意图。图7为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成第二N+掺杂区后的结构示意图。图8为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成P+掺杂区域、闸极氧化层和闸极多晶硅层后的结构示意图。图9为本专利技术提供的碳化硅闸沟槽式功率半导体器件制作过程中形成部分介电质后的结构示意图。具体实施方式需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本专利技术。为了使本领域技术人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。在本实施例中提供了一种碳化硅闸沟槽式功率半导体器件，图2是根据本专利技术实施例提供的碳化硅闸沟槽式功率半导体器件的结构示意图，如图2所示，包括：基底（图中未显示）和外延层1；形成在所述外延层1上表面的介电质层7和铝金属层8，所述介电质本文档来自技高网...

【技术保护点】
1.一种碳化硅闸沟槽式功率半导体器件，其特征在于，包括：/n基底和外延层；/n形成在所述外延层上表面的介电质层和铝金属层，所述介电质层环绕所述铝金属层设置，且所述铝金属层分别包覆所述介电质层的上表面和内侧面；/n形成在所述外延层本体外侧的闸极氧化层和闸极多晶硅层，所述闸极氧化层位于所述闸极多晶硅层和所述外延层之间，所述闸极氧化层和所述闸极多晶硅层环绕所述外延层的侧面设置；/n依次形成在所述外延层本体内的P-掺杂区、N+掺杂区和P+掺杂区，所述P+掺杂区和N+掺杂区均位于所述P-掺杂区内，所述N+掺杂区的横截面形成朝向所述外延层的上表面的折弯状，所述P+掺杂区包覆所述N+掺杂区平行于所述外延层上表面的部分区域；/n所述P+掺杂区与所述外延层上表面上的所述铝金属层接触，所述N+掺杂区分别与所述闸极氧化层、部分所述铝金属层以及部分所述介电质层接触，所述P-掺杂区与所述闸极氧化层接触。/n

【技术特征摘要】
1.一种碳化硅闸沟槽式功率半导体器件，其特征在于，包括：
基底和外延层；
形成在所述外延层上表面的介电质层和铝金属层，所述介电质层环绕所述铝金属层设置，且所述铝金属层分别包覆所述介电质层的上表面和内侧面；
形成在所述外延层本体外侧的闸极氧化层和闸极多晶硅层，所述闸极氧化层位于所述闸极多晶硅层和所述外延层之间，所述闸极氧化层和所述闸极多晶硅层环绕所述外延层的侧面设置；
依次形成在所述外延层本体内的P-掺杂区、N+掺杂区和P+掺杂区，所述P+掺杂区和N+掺杂区均位于所述P-掺杂区内，所述N+掺杂区的横截面形成朝向所述外延层的上表面的折弯状，所述P+掺杂区包覆所述N+掺杂区平行于所述外延层上表面的部分区域；
所述P+掺杂区与所述外延层上表面上的所述铝金属层接触，所述N+掺杂区分别与所述闸极氧化层、部分所述铝金属层以及部分所述介电质层接触，所述P-掺杂区与所述闸极氧化层接触。


2.根据权利要求1所述的碳化硅闸沟槽式功率半导体器件，其特征在于，所述N+掺杂区包括与所述外延层上表面平行的第一N+区和与所述外延层上表面垂直的第二N+区，所述P+掺杂区包覆所述第一N+区的部分区域。


3.根据权利要求2所述的碳化硅闸沟槽式功率半导体器件，其特征在于，所述P+掺杂区的横截面宽度不小于与所述外延层上表面接触的铝金属层的宽度，且不大于横截面上两个第二N+区之间的距离。


4.根据权利要求2所述的碳化硅闸沟槽式功率半导体器件，其特征在于，所述P+掺杂区的深度不大于所述第二N+区的深度。


5.根据权利要求1所述的碳化硅闸沟槽式功率半导体器件，其特征在于，所述外延层的制作材料包括碳化硅，且所述碳化硅的浓度在2.5*1015cm-3~8.0*1015cm-3之间。


6.根...

【专利技术属性】
技术研发人员：李振道，孙明光，朱伟东，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：江苏;32