一种GPU并行加速的包络对齐快速实现方法技术

本发明专利技术涉及雷达信号处理技术领域，公开了一种GPU并行加速的包络对齐快速实现方法，利用GPU强大的硬件性能对累积相邻相关包络对齐算法进行并行优化：首先对观测目标回波距离压缩结果插值处理，选定基准回波包络，利用GPU并行处理架构，同时计算其余回波与基准回波包络之间的相关函数值及偏移值，实现粗对齐；再计算粗对齐后所有回波的平均包络作为基准包络，利用GPU并行计算所有回波与该基准包络的相关函数值及偏移值，实现精对齐；最后迭代精对齐过程，直至迭代终止。本发明专利技术在保证包络对齐效果的基础上，大幅降低包络对齐算法的复杂度，提高计算效率，为实时ISAR成像提供支撑。

【技术实现步骤摘要】
一种GPU并行加速的包络对齐快速实现方法
本专利技术涉及雷达信号处理
，具体涉及一种GPU并行加速的包络对齐快速实现方法。
技术介绍
在ISAR成像过程中，目标的运动包含平动分量和转动分量两部分，转动分量是实现ISAR方位成像的基础，而平动分量则会造成不同回波中目标包络的偏移和初相误差。包络校正是后续初相误差校正和方位成像的前提，常用方法可分为参数化包络对齐方法和非参数化包络对齐方法两类。参数化方法通常使用高阶多项式建模目标平动分量，通过优化求解多项式参数，实现目标平动分量的精确估计和补偿。但是，当目标做复杂未知运动或雷达测量误差较大时，多项式模型难以准确表征目标平动分量，从而导致参数化方法的性能快速下降。非参数化方法对目标的运动形式没有要求，因此适用范围更广。在ISAR成像过程中，因为两次回波间相隔时间很短，目标在这样短的时间内姿态变化很小，使得相邻两次回波间的包络相似度极高。因此可以通过搜索相邻两次回波包络间的互相关函数最大时对应的包络偏移量，并使用这个包络偏移量来补偿包络偏移，从而将相邻两次回波对齐。在使用上述相邻相关方法进行包络对齐的过程中，每次补偿的误差会随着回波次数的增多逐渐累积，造成目标包络在距离向发生“漂移”现象。在部分时刻虽然目标姿态变化较小，但可能由于目标几何形状在距离向的投影突变导致某次或某几次回波的包络与其它回波存在明显差异，从而导致搜索到的包络偏移量突变，使得回波出现“突跳”现象。为了克服回波“漂移”与“突跳”现象，有学者提出不只使用前一次回波，而是使用前面所有已对齐回波的加权和与未对齐的第一次回波做互相关的累积相邻相关包络对齐法。使用累积相邻相关包络对齐方法能够明显的降低误差累积和包络突变对包络对齐的影响。然而累积相邻相关包络对齐方法必须串行处理，运算效率较低，不利于实时ISAR成像，使得算法应用具有一定的局限性。
技术实现思路
针对现有技术存在的问题，本专利技术的目的在于提供一种GPU并行加速的包络对齐快速实现方法，通过对传统包络对齐算法的改进，充分利用GPU并行计算架构，在保证包络对齐效果的基础上，大幅降低包络对齐算法的复杂度，提高计算效率，为实时ISAR成像提供支撑。为了达到上述目的，本专利技术采用以下技术方案予以实现。一种GPU并行加速的包络对齐快速实现方法，距离压缩后的目标回波数据从计算机内存传输至GPU进行包络对齐处理，所述实现方法包括以下步骤：步骤1，设距离压缩后的目标回波数据的方位向回波次数为M，距离向采样点数为N；则在GPU全局内存分别开辟大小为M×N×2×4个字节的数据存储区D，大小为k×M×N×2×4个字节的数据存储区S和H；D内存储距离压缩后的目标回波数据，即距离图像域数据Y；其中，GPU中以float类型进行运算；k为插值倍数；步骤2，对距离图像域数据Y进行IFFT变换得到对应距离数据域数据，再对该距离数据域数据进行插值处理和FFT变换，得到差值后的回波数据Z，采用绝对值核函数计算Z的绝对值，得到数据Q，Q存储于存储区S；其中，GPU中每个block对应处理一次回波数据，M个block并行进行数据处理，每个block内至少包含N个线程，最多可分配1024个线程；步骤3，随机选取数据Q的某次回波作为包络粗对齐的基准包络，利用GPU并行架构，将其余回波Qi和基准包络并行执行互相关操作，计算每次回波对应的包络偏移量；据此对每次回波Yi进行平移校正处理，得到校正后回波数据，并以此更新存储区D内的存储数据Y，实现其余回波与基准包络的粗对齐；步骤4，对校正后的回波数据进行插值处理和FFT，得到校正后距离图像域回波数据，即新的Z值，并以该新的Z值更新存储区S内的存储数据Q；每个block并行对新的Z值求绝对值，得到数据F，将其存储于存储区H；步骤5，对当前包络对齐结果F沿方位向求平均，得到平均包络，并将其作为新的基准包络，计算该新的基准包络的熵值；GPU并行对粗校准后的每次回波数据Fi分别与新的基准包络进行互相关操作，并计算新的包络偏移量；据此对每次回波数据Yi进行当前次的包络平移校正，得到当前次校正回波数据。步骤6，对当前次校正回波数据依次进行插值处理和FFT，得到当前次校正的距离图像域回波数据，并以该数据更新存储区S的存储数据Z；每个block并行对该数据Z求绝对值，以求得的当前次绝对值更新数据F；步骤7，迭代执行步骤5-步骤6，直至满足迭代终止条件，对迭代终止时的回波数据Y做距离向的FFT，转换成距离图像域数据，即为包络对齐之后的数据；将其输出观测目标的回波包络对齐结果。与现有技术相比，本专利技术的有益效果为：本专利技术方法通过GPU的并行处理特点，实现雷达回波数据的快速包络对齐，其并行加速主要从两方面实现：一是减少迭代次数；当本专利技术最后一步的迭代为n次时，程序中所有的block都能同时并行执行，加上粗对齐一次计算，则本专利技术方法中迭代次数为n+1次。而CPU中去除第一次基准回波后串行迭代次数为M-1次。而在实际应用中，n一般为3～5次即可实现包络的精确对齐，远小于基于CPU的包络对齐方法所需的M-1次迭代，M一般取上百次。二是从每次迭代中，本专利技术都充分使用GPU强大的并行能力，对加法、乘法等基础操作实行并行化处理。附图说明下面结合附图和具体实施例对本专利技术做进一步详细说明。图1为传统的累积相邻相关包络对齐方法实现流程图；图2为本专利技术方法实现概要流程图；图3为本专利技术中基于GPU并行加速的包络对齐快速实现方法具体流程图；图4为本专利技术实施例雅克-42飞机实测回波数据包络对齐前后的结果图；其中，(a)为包络对齐前雅克-42飞机实测回波数据距离压缩结果图，(b)为本专利技术使用基于GPU并行加速的包络对齐快速实现方法对雅克-42飞机实测回波数据进行包络对齐后的结果图。具体实施方式下面将结合实施例对本专利技术的实施方案进行详细描述，但是本领域的技术人员将会理解，下列实施例仅用于说明本专利技术，而不应视为限制本专利技术的范围。参考图2和图3，本专利技术提供的一种GPU并行加速的包络对齐快速实现方法，包括以下步骤：本专利技术GPU的待处理的输入数据为距离压缩后的目标回波数据，是从雷达系统的计算机内存传输至GPU进行包络对齐处理。步骤1，设距离压缩后的目标回波数据的方位向回波次数为M，距离向采样点数为N；则在GPU全局内存分别开辟大小为M×N×2×4个字节的数据存储区D，大小为k×M×N×2×4个字节的数据存储区S和H；D内存储距离压缩后的目标回波数据，即距离图像域数据Y；具体地，本专利技术在GPU中均以float类型进行运算，在GPU全局内存区开辟大小为M×N×2×4个字节的数据存储区D，用于存储从计算机内存传输到GPU的回波数据和从GPU传输回计算机内存的数据，开辟大小为k×M×N×2×4个字节的数据存储区S和H，用于存储距离压缩结果k倍插值后的数据，将计算机内存中目标距离压缩后回波数据传输到存储空间D中，将目标本文档来自技高网...

【技术保护点】
1.一种GPU并行加速的包络对齐快速实现方法，距离压缩后的目标回波数据从计算机内存传输至GPU进行包络对齐处理，其特征在于，包括以下步骤：/n步骤1，设距离压缩后的目标回波数据的方位向回波次数为M，距离向采样点数为N；则在GPU全局内存分别开辟大小为M×N×2×4个字节的数据存储区D，大小为k×M×N×2×4个字节的数据存储区S和H；D内存储距离压缩后的目标回波数据，即距离图像域数据Y；/n其中，GPU中以float类型进行运算；k为插值倍数；/n步骤2，对距离图像域数据Y进行IFFT变换得到对应距离数据域数据，再对该距离数据域数据进行插值处理和FFT变换，得到差值后的回波数据Z，采用绝对值核函数计算Z的绝对值，得到数据Q，Q存储于存储区S；/n其中，GPU中每个block对应处理一次回波数据，M个block并行进行数据处理，每个block内至少包含N个线程，；/n步骤3，随机选取数据Q的某次回波作为包络粗对齐的基准包络，利用GPU并行架构，将其余回波Q

【技术特征摘要】
1.一种GPU并行加速的包络对齐快速实现方法，距离压缩后的目标回波数据从计算机内存传输至GPU进行包络对齐处理，其特征在于，包括以下步骤：
步骤1，设距离压缩后的目标回波数据的方位向回波次数为M，距离向采样点数为N；则在GPU全局内存分别开辟大小为M×N×2×4个字节的数据存储区D，大小为k×M×N×2×4个字节的数据存储区S和H；D内存储距离压缩后的目标回波数据，即距离图像域数据Y；
其中，GPU中以float类型进行运算；k为插值倍数；
步骤2，对距离图像域数据Y进行IFFT变换得到对应距离数据域数据，再对该距离数据域数据进行插值处理和FFT变换，得到差值后的回波数据Z，采用绝对值核函数计算Z的绝对值，得到数据Q，Q存储于存储区S；
其中，GPU中每个block对应处理一次回波数据，M个block并行进行数据处理，每个block内至少包含N个线程，；
步骤3，随机选取数据Q的某次回波作为包络粗对齐的基准包络，利用GPU并行架构，将其余回波Qi和基准包络并行执行互相关操作，计算每次回波对应的包络偏移量；据此对每次回波Yi进行平移校正处理，得到校正后回波数据，并以此更新存储区D内的存储数据Y，实现其余回波与基准包络的粗对齐；
步骤4，对校正后的回波数据进行插值处理和FFT，得到校正后距离图像域回波数据，即新的Z值，并以该新的Z值更新存储区S内的存储数据Q；每个block并行对新的Z值求绝对值，得到数据F，将其存储于存储区H；
步骤5，对当前包络对齐结果F沿方位向求平均，得到平均包络，并将其作为新的基准包络，计算该新的基准包络的熵值；GPU并行对粗校准后的每次回波数据Fi分别与新的基准包络进行互相关操作，并计算新的包络偏移量；据此对每次回波数据Yi进行当前次的包络平移校正，得到当前次校正回波数据。
步骤6，对当前次校正回波数据依次进行插值处理和FFT，得到当前次校正的距离图像域回波数据，并以该数据更新存储区S的存储数据Z；每个block并行对该数据Z求绝对值，以求得的当前次绝对值更新数据F；
步骤7，迭代执行步骤5-步骤6，直至满足迭代终止条件，对迭代终止时的回波数据Y做距离向的FFT，转换成距离图像域数据，即为包络对齐之后的数据；将其输出观测目标的回波包络对齐结果。


2.根据权利要求1所述的GPU并行加速的包络对齐快速实现方法，其特征在于，当目标转角较小时，即散射中心在相干积累时间内不发生越距离单元徙动，将整块回波数据直接应用于上述步骤1-7实现包络对齐；当目标转角较大时，即散射中心存在各向异性变化或越距离单元徙动现象，将回波数据先进行分段处理，使每段回波数据中目标的转角较小，再将每段数据分别应用于上述步骤1-7进行包络对齐。


3.根据权利要求1所述的GPU并行加速的包络对齐快速实现方法，其特征在于，所述对距离图像域数据Y进行IFFT变换得到对应距离数据域数据，再对该距离数据域数据进行插值处理和FFT变换，具体步骤为：
(2.1)GPU中block数目大于回波数目M，单个block内的所有线程并行执行；先将Y做IFFT，变换到距离数据域，再通过并行赋值给X，存储在数据存储区S，具体过程如下：
Y＝CUDA_IFFT(Y)
X＝[0Y0]
其中，0是行数为M、列数为(k-1)×N/2的全零矩阵，X为插值后的数据，即距离数据域数据，X的行数为M、列数为k×N；CUDA_IFFT为基于GPU的IFFT并行计算方法；

【专利技术属性】
技术研发人员：周峰，袁万里，刘磊，白雪茹，石晓然，樊伟伟，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61