像素电路布局结构、显示面板和显示装置制造方法及图纸

本申请公开了一种像素电路布局结构、显示面板和显示装置，该像素电路包括：多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，第一薄膜晶体管的第一极与第二晶体管的栅极连接，第二晶体管为驱动晶体管；形成第一薄膜晶体管的多晶硅层为U形走线，U形走线与第一栅极层走线有两个交叠区域，形成第一薄膜晶体管的两个子薄膜晶体管；当有电流通过时，两个子薄膜晶体管与像素电路中其他薄膜晶体管的多晶硅层走线中电流方向一致，可以保证像素电路中各薄膜晶体管的性能一致，保证显示屏的显示质量。

【技术实现步骤摘要】
像素电路布局结构、显示面板和显示装置
本专利技术一般涉及显示
，具体涉及一种像素电路布局结构、显示面板和显示装置。
技术介绍
显示屏是显示装置的核心部件，常用的显示屏主要是薄膜晶体管液晶显示屏(英文：ThinFilmTransistor-LiquidCrystalDisplay；简称：TFT-LCD)、发光二极管(英文：LightEmittingDiode，简称：LED)显示屏或者有机发光二极管显示屏(英文：OrganicLightEmittingDisplay，简称：OLED)，其都是以薄膜晶体管(英文：ThinFilmTransistor，简称：TFT)做为显示屏像素点的开关部件和驱动部件的显示屏。在显示屏处于工作状态时，各像素点子像素中的多个薄膜晶体管和存储电容组成的像素电路可以打开该子像素，保证显示屏正常显示画面。常见的像素电路如图1所示，包括7个薄膜晶体管和1个电容，也称7T1C型像素电路，其中，第一薄膜晶体管T1和第四薄膜晶体管T4是双栅型薄膜晶体管。在相关技术中，在薄膜晶体管的制作过程中，可以通过准分子激光远火(英文：ExcimerLaserAnnealing，简称：ELA)工艺使沉积于基板上的无定型硅成为硅原子形核方向一致的多晶硅层。当显示屏处于工作状态时，若多个薄膜晶体管的多晶硅层中电流方向一致，可以保证各薄膜晶体管的性能一致，保证显示效果。但是，在现有的像素电路布局结构中，当显示屏处于工作状态时，第一薄膜晶体管的一个子薄膜晶体管与其他薄膜晶体管的多晶硅层中电流方向不一致，各薄膜晶体管的性能不一致，影响显示质量。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望提供一种像素电路中形成薄膜晶体管的多晶硅层中电流方向一致的像素电路布局结构、显示面板和显示装置。第一方面，本专利技术实施例提供一种像素电路布局结构，包括，多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，第一薄膜晶体管的第一极与第二晶体管的栅极连接，第二晶体管为驱动晶体管；形成第一薄膜晶体管的多晶硅层为U形走线，U形走线与第一栅极层走线有两个交叠区域，形成第一薄膜晶体管的两个子薄膜晶体管；当有电流通过时，两个子薄膜晶体管的多晶硅层走线中电流方向一致。第二方面，本专利技术实施例提供一种显示面板，显示面板的像素电路布局结构为如第一方面的像素电路布局结构。第三方面，本专利技术实施例提供一种显示装置，显示装置的显示面板的像素电路布局结构为第一方面的像素电路布局结构。或者，显示装置的显示面板为如第二方面的显示面板。本申请的实施例提供的技术方案可以包括以下有益效果：本申请实施例提供的像素电路布局结构、显示面板和显示装置，形成第一薄膜晶体管的多晶硅层为U形走线，U形走线与第一栅极层走线有两个交叠区域，形成第一薄膜晶体管的两个子薄膜晶体管；当有电流通过时，两个子薄膜晶体管的多晶硅层走线中电流方向一致，保证像素电路中各薄膜晶体管的性能一致，保证显示屏的显示质量。U形多晶硅层走线的非交叠区域和第二栅极层走线交叠区域的面积较大，增大了交叠区域形成的存储电容的电容，提升了该存储电容的抗干扰能力。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1为本申请实施例提供的一种像素电路图；图2为相关技术的一种像素电路布局结构图；图3为本申请实施例的一种像素电路图布局结构图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。薄膜晶体管是LCD显示屏、LED显示屏或者OLED显示屏像素中发光器件常用的像素点开关部件和驱动部件，各像素点子像素中的多个薄膜晶体管组成的像素电路可以控制该子像素的开启与关闭状态，实现显示屏中画面的显示。常见的像素电路可以包括多个薄膜晶体管和存储电容，也称NT1C型像素电路，该N大于等于2，在像素电路驱动子像素工作时，与驱动晶体管的栅极连接的薄膜晶体管处于关闭状态，其中会存在漏电流，该漏电流会影响驱动晶体管的栅极电压，导致发光器件中的电流不稳定，影响显示的亮度，因此，在像素电路中，与驱动晶体管的栅极连接的薄膜晶体管一般为双栅型薄膜晶体管，可以减小漏电流，保证发光器件可以正常驱动，保证显示效果。如图1所示，图1示出了一种7T1C型像素电路，包括7个薄膜晶体管和1个存储电容，也称7T1C型像素电路，其中，由于第一薄膜晶体管T1分别与第四薄膜晶体管T4的第一极和第二薄膜晶体管(驱动晶体管)T2的栅极连接，为保证显示效果，该第一薄膜晶体管T1和第四薄膜晶体管T4为双双栅型薄膜晶体管，该第一极可以为源极或者漏极。在如图1所示像素电路的制作过程中，可以通过ELA工艺使沉积于基板上的无定型硅层成为硅原子形核方向一致的多晶硅层，在多晶硅层远离基板的一侧依次沉积第一绝缘层，第一栅极层，第二绝缘层、第二栅极层，第三绝缘层和源漏极层，且在该过程中，对每个膜层，需要利用构图工艺对其进行刻蚀，使最终形成的像素电路布局结构如图2所示，可以实现对子像素的驱动功能。如图2所示，在该基于如图1所示像素电路制成的像素电路的布局结构中，包括第一栅极层G1、第二栅极层G2、多晶硅层Si和源漏极层SD，第一栅极层G1、多晶硅层Si和源漏极层SD为不同的膜层，第一栅极层G1与多晶硅层Si的交叠区域形成第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7。其中，形成第一薄膜晶体管T1的多晶硅层Si走线为倒L形，该倒L形走线的开口在左侧，该多晶硅层Si走线与倒T形第一栅极层G1走线的两个分线有两个交叠区域，构成第一薄膜晶体管T1(图2中的虚线区域)的两个子薄膜晶体管T11和T12。由于多晶硅层是基于ELA工艺获取的，该多晶硅层中硅原子的形核方向一致，当显示屏处于工作状态时，像素电路中形成薄膜晶体管的多晶硅层中载流子的扩散方向(即电流方向)一致时，才可以保证各薄膜晶体管的性能一致，保证显示屏的显示效果。但是，在如图2所示的像素电路布局结构中，形成子薄膜晶体管T11的多晶硅层中电流方向沿水平方向，形成其他薄膜晶体管(不包括驱动晶体管T2)的多晶硅层中的电流方向沿垂直方向，各薄膜晶体管的性能不一致，影响显示质量，如显示屏的响应时间长，出现闪屏等问题。本申请实施例提供一种像素电路布局结构，该像素电路包括，多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，该第一薄膜晶体管的第一极与第二晶体管的栅极连接，该第二晶体管为驱动晶体管，该第一极可以为源极或者漏极。该像素电路可以应用于具有显示功能的显示装置中，该显示本文档来自技高网...

【技术保护点】
1.一种像素电路布局结构，其特征在于，包括，多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，所述第一薄膜晶体管的第一极与第二晶体管的栅极连接，所述第二晶体管为驱动晶体管；/n形成所述第一薄膜晶体管的多晶硅层为U形走线，所述U形走线与第一栅极层走线有两个交叠区域，形成所述第一薄膜晶体管的两个子薄膜晶体管；/n当有电流通过时，所述两个子薄膜晶体管的多晶硅层走线中电流方向一致。/n

【技术特征摘要】
1.一种像素电路布局结构，其特征在于，包括，多个薄膜晶体管和存储电容，第一薄膜晶体管为双栅型薄膜晶体管，所述第一薄膜晶体管的第一极与第二晶体管的栅极连接，所述第二晶体管为驱动晶体管；
形成所述第一薄膜晶体管的多晶硅层为U形走线，所述U形走线与第一栅极层走线有两个交叠区域，形成所述第一薄膜晶体管的两个子薄膜晶体管；
当有电流通过时，所述两个子薄膜晶体管的多晶硅层走线中电流方向一致。


2.根据权利要求1所述的像素电路布局结构，其特征在于，所述U形走线的非交叠区域和第二栅极层走线交叠形成存储电容。


3.根据权利要求2所述的像素电路布局结构，其特征在于，形成所述存储电容的所述第二栅极层走线和所述源漏极层走线通过过孔连接。


4.根据权利要求1至3任一所述的像素电路布局结构，其特征在于，所述多晶硅层为低温多晶硅薄膜。


5.根据权利要求4所述的像素电路布局结构，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；
形成所述第一薄膜晶体管的所述第一栅极层走线用于获取扫描控制信号，通过过孔和所述源漏极层走线连接所述第四薄膜晶体管、第六薄膜晶体管和第二薄膜晶体管；
形成所述第二薄膜晶体管的多晶硅层走线与所述第二栅极层走线交叠形成存储电容，通过过孔和所述源漏极层走线连接所述第三薄膜晶体管，所述第二薄膜晶体管为驱动薄膜晶体管；
形成所述第三薄膜晶体管的所述第一栅极层走线用于获取扫描控制信号，所述多晶硅层走线通过过孔与所述源漏极层走线连接，以通过所述源漏极层走线获取数据信号；
形成所述第四薄膜晶体管的多晶硅层为U型走线，所述U型走线与所述第一栅极层走线有两个交叠区域，形成所述第四薄膜晶体管的两个子薄膜晶...

【专利技术属性】
技术研发人员：张竞文，郝建武，李根，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11