【技术实现步骤摘要】
本专利技术总的来说属于数字式数据处理系统。一个典型的数字式数据处理系统包括三个基本部件，即一个处理器部件、一个存贮器部件和一个输入/输出部件。存贮器部件在可寻址的贮存单元内存贮信息。信息包括数据和处理数据用的指令。处理器部件包括一个或多个数字式数据处理装置或“处理器”，信息在每个处理器和存贮器之间往返传送，将输入的信息翻译成指令或数据，再按照指令处理数据。计算结果然后贮存在存贮器部件内的可寻址单元上。输入/输出部件还与存贮器部件进行通信，以便向系统传送信息和从它得到经过处理的数据。组成输入/输出部件的装置通常按照由处理器部件向它提供的控制信息进行工作，此控制信息决定了输入/输出装置将执行的操作。至少有一类由输入/输出装置完成的操作是传输用户信息，即在输入/输出装置和存贮器部件之间传输为用户程序所用的信息。通常，由输入/输出部件组成的典型装置包括例如打印机、电传打字机和视频显示终端，还可包括如磁盘或磁带贮存装置这类辅助信息贮存设备。除作为输入/输出设备工作外，磁盘存贮装置(有时，还有磁带存贮装置)还可起着部分的存贮器部件的作用。尤其是，一个存贮器部件典型地包括一个主内...
【技术保护点】
一个数字数据处理系统，该系统包括由数据传输线、状态传输线及信息传输线构成的总线相互连接起来的中央处理器装置和辅助处理器装置，其辅助处理器装置执行所选择的指令，而且每个指令都在由每个指令所标识的信息上有一个操作代码，其中央处理器装置及其辅助处理器装置均包括有：ｉ．连接到上述数据传输线用于在上述数据传输线上反复传送由上述操作代码及与待处理的数据有关的信息所组成的上述数据的数据传输装置；ｉｉ．连接到上述信息传输线用于启动在该信息传输线上的信息传送的信息传输装置；ｉｉｉ． 连接到上述状态传输线用于在该状态线上传送状态信号的状态传输装置；Ａ．上述中央处理器装置包...
【技术特征摘要】
US 1987-2-24 017517包括属于本发明的实际精神和范围有关的所有这样的变化和修改。 附图缩写词翻译(供参考)图1ADMR 直接存贮器请求DMG 直接存贮器许可MISC CTRL 其他控制RDY 准备TR TYPE 传输型ERR 出错DATA STR 数据选通ADRS STR 地址选通CLR WRT BUF 清除写缓冲器CCTL 高速缓存控制DAL 数据地址线CLK 时钟CP STA 浮点状态CP DAT 浮点数据图1BIDAL 内部总线RCV DAT 接收的数据FPP LOGIC 浮点处理器逻辑CP CTA 浮点状态CP DAT 浮点数据图2FPP OP CODE TRANSFER 浮点处理器操作码传输CP STA(PROC) 浮点状态信号(处理器)CP DAT(PROC) 浮点数据信号(处理器)DRS STR(PROC) 地址选通信号(处理器)DAL 数据地址线DATA MEM 数据存贮器ADRS STR 地址选通信号RDY(FPP) 准备(浮点处理器)COND CODES 状态码PROC DATA 经处理的数据CP DAT(1)＝1 IF DAL(31∶0) 如果数据地址线(31∶0)CONTAINS OPERAND 含有操作数，浮点数据(1)＝1CP DAT(0)＝1 IF DAL(5∶0) 如果数据地址线(5∶0)含CONTAINS OPERAND 有操作数浮点数据(0)＝1图3BLK BRDCST 块广播ARM IB REQ 待命指令缓冲器请求ADRS STR AS 地址选通判定DMA INV REQ 直接存贮器访问无效请求DMA OR WRT PND 直接存贮器访问或写待处理DAL PAR ERR 数据地址线奇偶校验位出错 CACHE PAR ERR 高速缓存奇偶校验位出错FPP PND 浮点处理器待处理PREV IB REQ 先前指令缓冲器请求CCTL 高速缓存控制RDY 准备ERR 出错DMR 直接存贮器请求RD/WRT 读/写RD BRDCST 读广播INIT IB REQ 起动指令缓冲器请求ARM ADRS STR 待命地址选通ARM RD REQ 待命读请求CACHE ACC 可高速缓存访问CP OK 浮点正常SIG FPP 号令浮点处理器CACHE FTN 高速缓存功能MBOX STALL 虚址电路停止IB FILL ERR 指令缓冲器填补出错TRAP REQ 陷井请求CLR PRV IB REQ 清除先前指令缓冲器请求LD WRT DATA LAT 装入写数据锁存器INH DMA 禁止直接存贮器访问CLR RD FLAGS 清除读标志DIS DMG 禁止直接存贮器许可 ADRS STR EN 地址选通启动DATA STR EN 数据选通启动DAL CONT(1∶0) 数据地址线内容(1∶0)LD RD LAT 装入读锁存器TR TYPE 传输类型权利要求1.一个数字数据处理系统，该系统包括由数据传输线、状态传输线及信息传输线构成的总线相互连接起来的中央处理器装置和辅助处理器装置，其辅助处理器装置执行所选择的指令，而且每个指令都在由每个指令所标识的信息上有一个操作代码，其中央处理器装置及其辅助处理器装置均包括有i.连接到上述数据传输线用于在上述数据传输线上反复传送由上述操作代码及与待处理的数据有关的信息所组成的上述数据的数据传输装置；ii.连接到上述信息传输线用于启动在该信息传输线上的信息传送的信息传输装置；iii.连接到上述状态传输线用于在该状态线上传送状态信号的状态传输装置；A.上述中央处理器装置包括有连接到其各个数据传输装置、信息传输装置与其状态传输装置上去、并且响应于收到的一个要由上述辅助处理器装置处理的选定指令的控制装置，用于反复地启动(1)数据传输装置将上述操作代码传送给上述辅助处理器，(2)信息传输装置及数据传输装置将要处理的信息传送给该辅助处理器，(3)上述状态传输装置向该辅助处理器装置指示，它已准备接收处理过的信息，以及(4)上述数据传输装置与上述信息传输装置根据由上述状态传输装置收到一个信号而接收处理过的信息；B.上述辅助处理器装置包括有连接到其各个数据传输装置、信息传输装置与上述状态传输装置上去的控制装置，用于反复地启动(1)数据传输装置接收来自上述处理器装置的操作代码，(2)信息传输装置与上述数据传输装置接收要作处理的信息，(3)根据由上述状态传输装置收到的一个信号指示该处理器装置准备接收处理结果，使上述数据传输装置与上述信息传输装置发送处理过的信息。2.一个包括有辅助处理器装置的用于数字数据处理系统的中央处理器装置，通过包括有数据传输线、状态传输线及信息传输线的总线将该中央处理器装置和该辅助处理器装置进行相互连接，上述辅助处理器装置对由指令所标识的数据执行所选定的指令，每个指令都有一个操作代码，该处理器装置包括有ⅰ.连接到上述数据传输线用于通过该数据传输线上反复传送该操作代码及与待处理的信息有关的信息的数据传送装置;ⅱ.连接到上述信息传输线用于启动要处理的信息在该信息传输线上传送，及用于接收所处理过的信息的信息传送装置;ⅲ.连接到上述状态传输线用于在该状态传输线上传送状态信号的状态传输装置;以及ⅳ.连接到上述数据传输装置、信息传输装置及其状态传输装置上去的，并且响应于收到的一个选定的由上述辅助处理器装置要处理的指令的控制装置，用于反复地启动(1)数据传输装置将上述操作代码传送给上述辅助处理器，(2)信息传输装置及上述数据传输装置将要处理的信息传送给该辅助处理器装置，(3)上述状态传输装置向该辅助处理器装置指示它已准备接收经处理过的信息，以及(4)上述数据传输装置与上述信息传输装置根据由上述状态传输装置从上述辅助处理器装置中收到的一个信号而接收此经处理过的信息。3.一个用于包括有中央处理器装置的数字数据处理系统中的辅助处理器装置，通过具有数据传输线、状态传输线和信息传输线的总线将上述中央处理器装置及上述辅助处理器装置相互连接起来，该辅助处理器装置对由每个指令标识的数据执行选定的指令，每个指令均包括有一个操作代码，上述辅助处理器装置包括有ⅰ.连接到上述数据传输线用于在该数据传输线上反复接收上述操作代码及与要处理的数据有关的信息的数据传输装置;ⅱ.连接到上述信息传输线用于在该信息传输线上接收要处理的信息，以及用于在该信息传输线上发送所处理过的信息的信息传输装置;ⅲ.连接到上述状态传输线用于在该状态传输线上传送状态信号的状态传输装置;以及ⅳ.连接到上述数据传输装置、信息传输装置及状态传输装置上去的控制装置，用于反复地启动(1)该数据传输装置去接收来自上述处理器装置的操作代码，(2)该信息传输装置及数据传输装置去接收要处理的信息，(3)上述数据传输装置及信息传输装置根据上述状态传输装置收到的一个信号而指示上述处理器装置准备接收处理结果，去发送处理过的信息。4.根据权利要求1的系统，其中的中央处理器装置的控制装置包括有A.中央处理器装置的数据传送控制装置，它响应于接收到一个要由上述辅助处理器装置处理的指令，去启动上述数据传输装置，使通过该数据传输装置将上述操作码传送给上述辅助处理器装置。B.连接到上述中央处理器装置的数据传输控制装置上去的中央处理器装置的信息传输控制装置，上述中央处理器装置的信息传输控制装置及上述中央处理器装置的数据传输装置用于启动上述中央处理器装置的信息传输装置及上述中央处理器装置的数据传输装置在对上述辅助处理器装置发送上述操作代码之后，对上述辅助处理器装置传送所要处理的信息，C.连接到上述中央处理器装置的信...
【专利技术属性】
技术研发人员：保罗I鲁宾费尔德，
申请(专利权)人：数字设备公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。