微机输出图象转换器制造技术

微机输出图象转换器涉及显示领域。它是一种对微机输出的图象信号进行转换的设备。它包括输入电路、输入时钟发生电路、输入同步电路、图象存储电路、输出同步电路、控制电路、输出电路以及软件部分组成，它可以使多台不同分辨率的微机产生的图象轮流在一台监示器或投影电视机上进行显示，在显示的过程中不需对监示器或投影机进行调整，微机运行的软件也不必作任何改动。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及显示领域。具体的说是涉及以微型计算机产生的图象视频信号进行存储、变换的处理技术。本专利技术的已有技术是对电视信号进行存储变换，产生特技效果或进行多种电视制式的相互转换。这种技术所处理的信号具有彩色、多灰度级、实时的特点，但分辨率不高，约500线左右。本专利技术的任务是设计一种能对现在流行的各种微型计算机产生的图象视频信号进行变换的机器，使输入的不同分辨率、不同同步参数的图象能在同一台显示器或大中屏幕投影机上显示，便于观看，并且不对作为输入信号的微型计算机进行硬件改动，也不改动所运行的软件。对不同的图象信号进行切换时，不需对显示器或大中屏幕投影机作调整。本专利技术的技术解决方案是输入的图象视频信号经过模-数变换、整形等处理后，在与输入信号相锁相的时钟及输入的同步信号控制下经串-并变换后存入动态随机存储器。在本机产生的输出时钟及输出同步信号的控制下将信息从动态随机存储器中读出，经并-串变换、模-数变换、输出驱动等电路后，与输出同步信号一起形成新的图象信号输出。转换器内部设置的CPU用于为控制寄存器编程，以适应不同微机输出的图象。通过RS-232串行通信口，使用IBM-PC微机或其它微机控制本转换器，进行调整等工作。附附图说明图1是微机输出图象转换器的总框图。附图2是输入电路的框图。附图3是模拟信号输入电路的原理图。附图4是多路选择和同步极性校正电路的原理图附图5输入时钟发生电路的原理图。附图6是输入同步电路的原理图。附图7是图象存储电路的原理图。附图8是输出同步电路的原理图。附图9是控制电路的原理图。附图10是输出电路的原理图。附图11是应用实例示意图一。附图12是应用实例示意图二。附图13是主程序框图。附图14是中断服务程序框图。下面将结合有关附图，对本专利技术作进一步的具体叙述微机输出图象转换器由输入电路1、输入时钟发生电路2、输入同步电路3、图象存储电路4、输出同步电路5、控制电路6、输出电路7以及软件部分组成。参看附图1。(一)输入电路输入电路由模拟信号输入电路1、多路信号选择电路2和同步极性校正电路3组成。两组模拟信号和两组数字信号同时输入，由控制电路控制选出其中的一路输出，供图象转换使用。参看附图2。1.模拟信号输入电路输入的R、G、B信号为三级电平的信号，经TO放大后，经T1缓冲进入钳位级恢复直流成份，T2为钳位管，T3为射随放大管。T4、T5、T6组成电平分离器，分别分离出其中的两级电平，经IC0、IC1、IC2产生R、G、B、I信号。输入的行、场同步信号经整形后输出。其中行同步信号经IC3延迟后，供钳位电路钳位使用。参看附图3。2.多路信号选择电路输入的两组模拟信号分别由两个模拟信号输入电路转换成数字信号，与输入的另两组数字信号一起由IC4控制的IC0、IC1、IC2、IC3选出其中的一组输出供转换使用。IC4由控制电路的CPU控制。参看附图4。3.同步极性校正电路由于输入的同步信号的极性不一致，本电路将予以校正。多路信号选择电路选出的行同步信号进入IC7的2脚，延迟后的脉冲由IC7的4脚输入到IC6的11脚，行同步信号同时输入到IC6的12脚，根据此时的行同步信号的电平决定IC6的9脚电平。通过IC5调整输入的行同步信号的极性。场同步信号同样也作类似的调整。参看附图4。(二)输入时钟发生电路由于现在的微型计算机输出的图象信号分辨率高、信号频带很宽，1024＊1024的隔行扫描视频时钟可达40MHZ，信息量大，图象质量要求高。如果要采用4倍以上的采样频率，进行采样、存储，会带来存储器使用量大，工作速度高，成本高的问题。所以本专利技术采用微型计算机内图象适配器上的输出时钟相频率进行采样。为保证图象的质量，必须采用锁相电路来确保采样时钟的同频同相。输入时钟电路由锁相集成电路NE564、可预置计数器74LS161、CRT控制集成电路6845等电路组成。参看附图5。图中包括两个锁相电路，共用一套分频电路，通过软件由控制寄存器74LS374控制其中的一路进入分频电路，进行锁相。这样可以不用人工更换晶体，就可用软件控制改变采样时钟，以适应两种不同的微机图象适配器。来自同步极性校正电路的行同步信号经缓冲后。由IC3分频成对称的信号经C1进入IC4的6脚作为锁相的参考信号。锁相振荡器产生的输出由9脚到IC6选出后分成两路。一路经缓冲后作为采样，移位的时钟。另一路经IC2、IC3分频后作为IC1的时钟，经IC1分频后的信号由IC1的18脚输出到IC4的3脚作为锁相的比较信号。另一个锁相电路与此类似。CRT控制集成电路6845可在控制电路的Z80CPU的控制下由软件编程，确定适当的分频数。由于受6845的时钟频率的限制，故用74LS161及74LS74分频后输入。74LS374寄存Z80CPU发来的控制指令确定74LS161的初始值，改变分频数。并控制74LS157的选择线和6845的RESET线。(三)输入同步电路经由输入电路选出的一组输入信号中的行、场同步信号及输入时钟发生电路产生的输入时钟信号进入本电路。输入时钟信号通过IC0分频产生INWCLK信号，该信号进入IC4、IC5组成的行计数器进行计数。IC4、IC5的数据输入端分别与IC1的Q端相连，IC1由控制部份的CPU置数，以确定74LS161的计数起始值，以调整输入的图象信号在存储区的存放位置。IC4、IC5的置数控制端由输入的行同步信号控制，每行开始时置初始值。输入的行同步信号进入由两片IC6、IC7、IC8组成的场计数器，同样的IC6、IC7的数据输入端也由相连的IC2置初始值，以调整输入的图象信号在存储区中的存放位置。由行计数器产生的六位数据线和场计数器产生的十位数据线经过IC9、IC10、IC11、IC12产生动态存储器存储所需的输入地址。由于有隔行输入和逐行输入两种方式，对应这两种方式分别各采用两片74LS257产生输入地址，由控制部分的CPU通过IC1的10脚来选择其中的一组输出。74LS257的数据选择端由输出同步及时钟发生电路产生的RCS信号控制。74LS257的输出控制端由输出同步及时钟发生电路产生的IOS信号控制。在输出同步及时钟电路的协调下向动态存储器提供写地址。参看附图6。(四)图象存储电路输入图象信号分为R，G，B，I，分别存入四个存储区。附图7是一个存储区的电原理图。输入的图象信号在输入时钟INCLK的控制下逐位移入74S194，移入16位既在输入字时钟INWCLK的作用下存入74S374，完成串-并变换。在写信号MWE的控制下存入动态随机存储器。输出的图象信号是在读信号MRD的前沿存入74S194的。在输出时钟OUTCLK的控制下逐位移出，完成并-串变换，形成新的图象信号TTL电平。(五)输出同步电路两个晶体振荡器产生的输出时钟在IC9的12脚控制下选出其中的一路，经IC12等产生本机所需的定时信号IOS、RAS、CAS、RCS。输出时钟经十六分频、三十二分频、六十四分频后作为CRT控制集成电路IC0的计数时钟。与之对应的输出时钟基频、二分频、四分频信号经IC11进行选择，作为读出时钟，分别产生1∶1、2∶1、4∶1三种水平放大率的输出图象。IC0在控制部份的CPU控制下产生动态存储器读出所需的输出地址本文档来自技高网...

【技术保护点】
微机输出图象转换器包括：输入电路１、输入时钟发生电路２、输入同步电路３、图象存储电路４、输出同步电路５、控制电路６、输出电路７，其特征在于微机输出图象转换器的输入端分别与四台微型计算机的视频输出端相连接，四路图象信号经过输入电路１选出一路图象信号，在输入时钟发生电路２、输入同步电路３和输出同步电路５的共同作用下，在图象存储电路４中进行存储转换，转换后产生的新的图象信号经过输出电路７分为模拟信号和ＴＴＬ信号两种形式输出供显示用，控制电路６进行检测和控制并与外接的微机进行通信。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨凯，金玉婷，
申请(专利权)人：中国人民解放军总参谋部笫六一研究所，
类型：发明
国别省市：11[中国|北京]