一种基于CPLD的通用时统信号板制造技术

本实用新型专利技术公开了一种基于CPLD的通用时统信号板；包含差分接收模块、温补振荡器、单稳态触发模块、外时统同步及时序延时模块、时统检测模块、时统分发模块、脉冲宽度控制模块以及差分发送模块；外时统同步及时序延时模块包含外时统同步模块、10ms时统产生模块、20ms时统产生模块、20ms时统时序延迟10ms模块；本实用新型专利技术利用可编程逻辑器件CPLD的在线编程技术，能够在线修改控制程序；能够产生不同周期的时统信号，提高时统信号同步精度、调整脉冲宽度、收发多路差分时统信号，满足不同系统对时统信号的要求；具有功能强、性能稳定、可靠性高、抗干扰能力强等特点，具有较强的通用性和实用性。

【技术实现步骤摘要】
一种基于CPLD的通用时统信号板
本技术涉及可编程逻辑器件领域，尤其涉及一种基于CPLD的通用时统信号板。
技术介绍
在火控系统中，各设备分机节点之间需要进行大量的数据交换，系统内某个分机需要在特定时刻接收外部的数据，并进行数据解算，在特定的时刻将解算后的数据发给系统内其他分机，从而完成某些特定的功能，要求系统内各分机在特定时刻发送或接收的每个数据包均被对方在特定的时刻接收或发送，因此系统需要对各分机接收或发送数据的时刻进行统一，具体的实现方法是系统向各分设备发送统一的时间间隔脉冲信号，各分机采用总线中断方式响应时统信号，完成相应的收发数据操作。因此要求时统信号具有较高的精度和可靠度，并具备较强的抗干扰能力。时统信号作为一种非常重要的“心跳”信号在火控系统中发挥重要作用，为了实现本系统和上级系统之间的数据收发时刻同步，还需要本系统的时统信号和上级时统信号完全同步，以达到整个大系统的时统信号完全同步的目的。传统的时统信号是用数十个二进制计数器IC对晶体时钟源进行计数分频和逻辑组合，从而产生不同周期的脉冲信号，要实现本系统的时统信号与上级系统的1pps秒脉冲信号需要大量的计算器IC，电路非常复杂，占用的PCB板面积大，且电路一旦确定，就无法对时统信号的脉冲宽度、脉冲周期、脉冲时延等参数进行二次修改，采用传统的计数器IC方法具有很强的局限性，电路复杂，修改困难，占用板幅空间大，通用性差。
技术实现思路
本技术所要解决的技术问题是针对
技术介绍
中时统信号同步电路复杂、同步精度低、脉冲周期和脉冲宽度不能二次调整、电路修改困难的问题提供一种基于CPLD的通用时统信号板。本技术为解决上述技术问题采用以下技术方案：一种基于CPLD的通用时统信号板，包含差分接收模块、温补振荡器、单稳态触发模块、外时统同步及时序延时模块、时统检测模块、时统分发模块、脉冲宽度控制模块以及差分发送模块；所述外时统同步及时序延时模块包含外时统同步模块、10ms时统产生模块、20ms时统产生模块、20ms时统时序延迟10ms模块；差分接收模块的输入端接收外时统信号，差分接收模块的输出端分别与单稳态触发模块的输入端、外时统同步及时序延时模块的输入端连接，单稳态触发模块的输出端与时统检测模块的输入端连接，时统检测模块的输出端与时统分发模块的输入端连接，外时统同步及时序延时模块的输出端与时统分发模块的输入端连接，温补振荡器分别与外时统同步及时序延时模块、时统检测模块连接，时统分发模块的输入端与脉冲宽度控制模块的输入端连接，脉冲宽度控制模块的输出端与差分发送模块的输入端连接，差分发送模块的输出端输出同步时通信号。作为本技术一种基于CPLD的通用时统信号板的进一步优选方案，所述差分接收模块采用外时统接收电路，包含芯片Q1、电阻R1、电阻R2、电阻R3、二极管V1、二极管V2；其中，二极管V1的正极与芯片Q1的引脚2连接，二极管V2的负极分别连接电阻R1的一端以及VCC端，电阻R1的另一端与电阻R2的一端连接，电阻R2的另一端与电阻R3的一端连接，电阻R3的另一端与二极管V2的正极连接，二极管V2的负极与芯片Q1的引脚1连接，芯片Q1的引脚12接地，MC-SR+信号分别接入电阻R1的另一端以及二极管V1的正极，MC-SR-信号分别接入电阻R2的另一端以及二极管V2的负极，MC-SC信号接入芯片Q1的引脚3。作为本技术一种基于CPLD的通用时统信号板的进一步优选方案，所述单稳态触发模块采用硬件检测外时统电路，包含芯片Q2、电阻R4、电阻R5、电容C1；其中，电阻R5的一端与VCC端连接，电阻R5的另一端分别与电容C1的一端、芯片Q2的引脚15连接，电容C1的另一端分别与芯片Q2的引脚14、引脚1连接，并接地，芯片Q2的引脚2接入外时统输入，电阻R4的一端与芯片Q2的引脚3连接，电阻R4的另一端与VCC端连接，芯片Q2的引脚13接入检测输出。作为本技术一种基于CPLD的通用时统信号板的进一步优选方案，所述时统检测模块采用CPLD检测外时统电路，利用可编程逻辑器件CPLD通过逻辑编程来实现，逻辑器件CPLD由时钟倍频器、D触发器组成、脉冲发生器组成；在本地时钟的驱动下，脉冲发生器开始工作，时钟倍频器接收外时统信号，作为置数信号传输至脉冲发生器，D触发器接收外时统信号，输出高电平，将该信号作为使能信号发送至脉冲发生器，脉冲发生器的输出信号作为D触发器的清零信号，当脉冲发生器产生的触发脉冲周期小于外时统信号的周期时，D触发器的输出信号为低电平，从而实现对外时统信号的检测。作为本技术一种基于CPLD的通用时统信号板的进一步优选方案，所述差分发送模块采用时统差分发送电路，包含芯片Q3、二极管V3、二极管V4；其中，二极管V3的负极与VCC端连接，二极管V3的正极与芯片Q3的引脚3连接，二极管V4的负极与芯片Q3的引脚2连接，二极管V4的正极接地，芯片Q3的引脚1接地，MC-SC+信号接入芯片Q3的引脚3，MC-SC-信号接入芯片Q3的引脚2，MC-SR信号接入芯片Q3的引脚1。作为本技术一种基于CPLD的通用时统信号板的进一步优选方案，所述芯片Q1型号为差分RS422；所述芯片Q2型号为54LS123；所述芯片Q3型号为差分RS422；所述温补振荡器采用的是晶体振荡器TCXO。本技术采用以上技术方案与现有技术相比，具有以下技术效果：1.本技术利用可编程逻辑器件CPLD的在线编程技术，能够在线修改控制程序；2.本技术能够产生不同周期的时统信号，提高时统信号同步精度、调整脉冲宽度、收发多路差分时统信号；3.本技术能满足不同系统对时统信号的要求；4.本技术具有功能强、性能稳定、可靠性高、抗干扰能力强等特点，具有较强的通用性和实用性。附图说明图1是本技术的时统信号板原理图；图2是本技术的外时统接收电路；图3是本技术的硬件检测外时统电路；图4是本技术的CPLD检测外时统电路；图5是本技术的时统差分发送电路。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，一种基于CPLD的通用时统信号板，包含差分接收模块、温补振荡器、单稳态触发模块、外时统同步及时序延时模块、时统检测模块、时统分发模块、脉冲宽度控制模块以及差分发送模块；所述外时统同步及时序延时模块包含外时统同步模块、10ms时统产生模块、20ms时统产生模块、20ms时统时序延迟10ms模块；差分接收模块接收外时统信号后，将信号传输至外时统同步及时序延时模块中的外时统同步模块以及单稳态触发模块，温补振荡器作为时钟源向外时统同步及时序延时模块中的1本文档来自技高网...

【技术保护点】
1.一种基于CPLD的通用时统信号板，其特征在于：包含差分接收模块、温补振荡器、单稳态触发模块、外时统同步及时序延时模块、时统检测模块、时统分发模块、脉冲宽度控制模块以及差分发送模块；所述外时统同步及时序延时模块包含外时统同步模块、10ms时统产生模块、20ms时统产生模块、20ms时统时序延迟10ms模块；差分接收模块的输入端接收外时统信号，差分接收模块的输出端分别与单稳态触发模块的输入端、外时统同步及时序延时模块的输入端连接，单稳态触发模块的输出端与时统检测模块的输入端连接，时统检测模块的输出端与时统分发模块的输入端连接，外时统同步及时序延时模块的输出端与时统分发模块的输入端连接，温补振荡器分别与外时统同步及时序延时模块、时统检测模块连接，时统分发模块的输入端与脉冲宽度控制模块的输入端连接，脉冲宽度控制模块的输出端与差分发送模块的输入端连接，差分发送模块的输出端输出同步时通信号。/n

【技术特征摘要】
1.一种基于CPLD的通用时统信号板，其特征在于：包含差分接收模块、温补振荡器、单稳态触发模块、外时统同步及时序延时模块、时统检测模块、时统分发模块、脉冲宽度控制模块以及差分发送模块；所述外时统同步及时序延时模块包含外时统同步模块、10ms时统产生模块、20ms时统产生模块、20ms时统时序延迟10ms模块；差分接收模块的输入端接收外时统信号，差分接收模块的输出端分别与单稳态触发模块的输入端、外时统同步及时序延时模块的输入端连接，单稳态触发模块的输出端与时统检测模块的输入端连接，时统检测模块的输出端与时统分发模块的输入端连接，外时统同步及时序延时模块的输出端与时统分发模块的输入端连接，温补振荡器分别与外时统同步及时序延时模块、时统检测模块连接，时统分发模块的输入端与脉冲宽度控制模块的输入端连接，脉冲宽度控制模块的输出端与差分发送模块的输入端连接，差分发送模块的输出端输出同步时通信号。


2.根据权利要求1所述的一种基于CPLD的通用时统信号板，其特征在于：所述差分接收模块采用外时统接收电路，包含芯片Q1、电阻R1、电阻R2、电阻R3、二极管V1、二极管V2；其中，二极管V1的正极与芯片Q1的引脚2连接，二极管V2的负极分别连接电阻R1的一端以及VCC端，电阻R1的另一端与电阻R2的一端连接，电阻R2的另一端与电阻R3的一端连接，电阻R3的另一端与二极管V2的正极连接，二极管V2的负极与芯片Q1的引脚1连接，芯片Q1的引脚12接地，MC-SR+信号分别接...

【专利技术属性】
技术研发人员：程乙钦，
申请(专利权)人：天津贝朗石油科技有限公司，
类型：新型
国别省市：天津;12