数据采集同步控制器制造技术

本发明专利技术公开了一种数据采集同步控制器，它是由主机主控电路板和附件卡电路板构成，主机主控电路板是由单片机、程序存贮器、锁存器、时钟产生器、信号驱动器、外同步输入接口以及打印机控制电路构成；附件卡电路板是单片机、程序存贮器、锁存器、总线收发器、同步时标接收芯片，输出驱动器以及地址选择电路，中断选择电路构成；主机主控电路和附件卡电路板由通讯电缆相连。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于一种控制在同一时刻录取多种数据的设备，具体说是一种数据采集同步控制器。同步采集广泛应用于民用、工业及军事领域。目前，许多场合大量的数据采集都由计算机控制完成，在数据采集同步方面，美国等其它发达国家有类似的数据采集板，它可在同一块板上实现四路模拟信号的同步采集，至于采用其它方式(包括多路转换器等)实现的准同步采集，其同步精度在要求较高的场合均不能适用，上述进口的同步采集板，还对我国实行禁运。本专利技术的目的在于提供一种能在各种场合使用的数据采集同步控制器，以解决数据采集同步问题。本专利技术是这样实现的，它是由主机主控电路板和附件卡电路板构成，主机主控电板和附件卡电路板由通信电缆相连;主机主控电路是由单片机8031，程序存贮器27512，锁存器74LS373，时钟产生器MM58167，信号驱动器75174、75175，外同步输入接口电路以及打印机控制芯片8741构成;外同步输入接口电路是4个光电隔离管和2个单态触发器74LS221构成，外同步输入及内同步接在74LS221B脚，时标输出接在8031的TXD脚及75175第3脚，27512、74LS373、MM58164及8031的数据口接在板上数据总线上，其地址线均接在板上地址总线上，其它控制线接在对应的管脚上。附件卡电路是由单片机8031，程序存贮器2764，锁存器74LS373，总线收发器8282，同步时标接收75175，输出驱动74LS365以及地址选择电路，中断选择K3、K2构成;地址选择电路是由74LS688，开关K1组成。时标接收端接在板上8031的串行口RXD脚;74LS688的P = Q接在总线收发器8282的片选OE脚上;8031的INT1脚接在75175的3脚和74LS365第12脚;8282、2764、74LS373及8031的数据口接在板上的数据总线上，其地址线均接在板上地址总线上;其它控制线接在相应管脚上。本专利技术是这样工作的，将预先设计好的程序写入8031的程序存贮器，附件卡电路板插入被控计算机或被控仪器的空槽中，拔动地址选择开关K1和中断选择开关K2、K3，来适配被控计算机或被控仪器的地址线和中断请求线。主机发出同步脉冲的同时，也发出对应此脉冲的序号和绝对时标，脉冲序号由单片机8031产生，绝对时标由时钟产生器产生;同步脉冲传输到各附件卡电路板上，由附件卡进行同步脉冲与绝对时标分离后，将同步脉冲引到各个采集电路板上，这样采集计算机的每组(或每个)数据上都有一个序号和时标值，以便进行数据相关处理。本专利技术由于采用了“主机+附件卡”形式，所以使得同步信号可以集中控制，传输距离较远;另外，本专利技术每个同步脉冲所采集的数据上都加上了绝对时标值和序号，这样便于进行数据相关处理。外总线设计采用了国际标准(PC总线)，这样便于与PC总线类型计算机或仪器设备配合。附图一为本专利技术的原理方框图。附图二为本专利技术的主机主控电路板图。附图三为本专利技术的附件卡电路板图。现结合附图对本专利技术的实施例作进一步说明主机主控电路是由单片机8031，程序存贮器27512，锁存器74LS373，时钟产生器MM58167，信号驱动器75174、75175，外同步输入接口电路是4个光电隔离管和2个单稳态触发器74LS221构成，打印机控制芯片为8741;信号驱动器75174、75175接在8031的10、11脚上，外同步输入接口电路74LS221接在8031的1、13口上;打印机控制芯片8741接在8031上;时钟产生器MM58167，程序存贮器27512，锁存器74LS373都由地址总线与单片机8031相连;附件卡电路板是由单片机8031，程序存贮器2764，锁存器74LS373，总线收发器8282，同步时标接收75175，输出驱动器74LS365，地址选择74LS688和开关K1、阻排R1构成，中断选择是由K2、K3构成;输出驱动器74LS365与被控计算机中的数据采样板触发电路相连，总线收发器与被控计算机的总线相连;主机主控电路与附件卡电路板由通讯电缆相连。权利要求1.一种数据采集同步控制器，其特征在于它是由主机主控电路和附件卡电路板构成，主机主控电路是由单片机、程序存贮器、锁存器、时钟产生器、信号驱动器、外同步输入接口以及打印机控制电芯片构成；附件卡电路板是由单片机、程序存贮器、锁存器、总线收发器、同步时标接收器，输出驱动器以及地址选择电路，中断选择电路构成；主机主控电路和附件卡电路板由通讯电缆相连。2.如权利要求1所述的数据采集同步控制器，其特征在于所述的主机主控电路的单片机为8031，程序存贮器为27512，锁存器为74LS373，时钟产生器为MM58167，信号驱动器为75174、75175，外同步输入接口是4个光电隔离管和两块74LS221单稳态触发器，打印机控制芯片为8741;外同步输入及内同步接74LS221B脚;时标输出接在8031的TXD脚;27512、74LS373、MM58164及8031的数据口接在数据总线上，其地址线均接在地址总线上，其它控制线接在对应的管脚上。3.如权利要求1、2所述的数据采集同步控制器，其特征在于所述的附件卡电路板上的单片机为8031，程序存贮器为2764，锁存器74LS373，总线收发器8282，同步时标接收器为75175，输出驱动器为74LS365，地址选择电路是由74LS688和开关K1、阻排R1构成，中断选择是由两开关K2、K3构成;同步时标接收端接8031的串行口RXD脚;74LS688P = Q端接总线收发器8282的片选OE脚，8031的INT1脚分别接在同步时标接收芯片75175的3脚和74LS365的12脚;8282、2764、74LS373及8031的数据口接在板上数据总线上，其地址线接在板上地址总线上;其它控制线接在相应管脚上。全文摘要本专利技术公开了一种数据采集同步控制器，它是由主机主控电路板和附件卡电路板构成，主机主控电路板是由单片机、程序存贮器、锁存器、时钟产生器、信号驱动器、外同步输入接口以及打印机控制电路构成；附件卡电路板是单片机、程序存贮器、锁存器、总线收发器、同步时标接收芯片，输出驱动器以及地址选择电路，中断选择电路构成；主机主控电路和附件卡电路板由通讯电缆相连。文档编号G06F17/40GK1104789SQ9410388公开日1995年7月5日 申请日期1994年3月30日 优先权日1994年3月30日专利技术者李国恩, 周福安, 丁天宝 申请人:中国兵器工业第二○二研究所, 烟台富达仪器配套公司 本文档来自技高网...

【技术保护点】
一种数据采集同步控制器，其特征在于它是由主机主控电路和附件卡电路板构成，主机主控电路是由单片机、程序存贮器、锁存器、时钟产生器、信号驱动器、外同步输入接口以及打印机控制电芯片构成；附件卡电路板是由单片机、程序存贮器、锁存器、总线收发器、同步时标接收器，输出驱动器以及地址选择电路，中断选择电路构成；主机主控电路和附件卡电路板由通讯电缆相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：李国恩，周福安，丁天宝，
申请(专利权)人：中国兵器工业第二O二研究所，烟台富达仪器配套公司，
类型：发明
国别省市：61[中国|陕西]