高性能倒数精度扩张器硬件制造技术

本发明专利技术为一种高性能代数运算的专用硬件，通过特有的闸门控制，把经倒数表查得的初值以极快速度完成泰勒展开，更把原只有到小数点下九位数据的初值，在约３００ｎｓ时间内迅速扩张到小数点下３４位；显然较Ｗｅｉｔｅｋ３３３２高速代数运算器需时１０００ｎｓ的Ｎｅｗｔｏｎ Ｒａｐｓｏｎ展开快三倍以上的速度，且倒数精度亦较Ｗｅｉｔｅｋ３３３２的小数点下２３位高出一大截。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及高速电脑在三维图象处理时的一种倒数精度扩张器硬件，其应用可包括PC图形加速器、图形工作站、视景模拟高速电脑用的图象产生专用硬件，此设计能大幅度提高电脑的运算效率。在高性能视算机器中，代数运算器是硬件的必备部分，用以处理负荷沉重的矩阵作用。三度空间图象计算除了显示视景区的X、Y位置座标外，还有纵深计算(即Z轴座标)，且影响图象质量的主要因素之一就是遮隐计算的精密度。为什么重视倒数计算？因为三维图象的产生，其纵深变化非常大，且必须涵盖眼前几尺到几里(理论上可达无穷远)，为了避免无穷大的表示困难，故在数字计算机上必须取倒数，使无穷大值收敛为零。又纵深的比较，是用以决定物件前后次序;因而当若干物件都距离视点很远时，倒数值精密度倘若不够，则尾数误差足以颠倒物件前后关系，因而造成图象闪烁不定，使图象质量显著下降，特别要提到的一点是在动态即时模拟工作中，由于视景是不断改变的，若倒数精度不良，势将造成系统图象闪烁现象更加严重;因此，即时模拟器需要一个高速、高精密度的倒数精度扩张硬件，藉以满足高速以及高精密度倒数的要求。为什么要用硬件性质的倒数精度扩张器？专用硬件速度比低阶程序语言快很多倍，这是常识，且因为我们要求运算速度愈快愈好，藉以满足视觉暂留瞬间(人体机能极限)，能产生足够复杂的视景图象，因此，若没有这类硬件，以当前半导体的速度，不可能在1/30秒中完成3000个三维三角面以上的计算。且除了前后遮隐比较外，倒数纵深值还反覆地应用于云雾衰减计算、面的光强度计算，其计算速度与精度的重要性由此可知。一般高性能视算机如何处理此问题Weitek 3332，3364代数运算器上都用Newton Rapson方法(这是数值分析，即Mumerical Analysis上习见的)而在代数运算器上用assembly语言做二次展开式，这个方法需要10个Cycle(周期)，且每个Cycle需时100ns，亦即1000ns的时间，而且精度也比较低(仅达小数点以下23位)。缘此，本专利技术人积极地研究开发，期间历经不断地试作与测试，终于成功地发展出本专利技术“高性能倒数精度扩张器硬件”。所以，本专利技术“高性能倒数精度扩张器硬件”，其主要特征在于，利用少量逻辑门控制，构成(dk)、(dk/k0)、等三组数据回流，把尾数在最少节拍中彻底运用，适用于多级流水线向量代数运算器(注一)。本专利技术的另一特征，即是可利用“分乘积”累加时，使ACC回路能再插入，使同样乘法器起了代数乘后，累加前一时序的结果，在矩阵转换的繁重计算中，能节省至少三倍时间。本专利技术的又一特征，是在于应用高速存储器的读写控制上，利用一狭窄的脉冲，在时脉的前小段(约时10ns)完成数据回写，在紧接的下半截时间(约时50ns)读取以及随后计算，如此达到大数量的高速存储运算，成为丰富的暂存器。这一点在争取时间上极其重要，且并不局限于倒数精度扩张。附图部分图1为本专利技术的基本代数运算器结构示意图。图2为本专利技术的时脉示意图。图3为本专利技术的从表RAM(Table RAM)读取(l/k0)倒数初值，经求和总线(SUM BUS)回送到RA、RB、RC的任意空位R17和MB，dk回锁至MA的结构示意图。图4为本专利技术的算出(dk/k0)，然后回送到MA以及B点，以取得的结构示意图。图5为本专利技术的计算{1+(dk/k0)}回送到MB的结构示意图。图6为本专利技术的操作流程以及结构示意图。图7所示的各器件皆为ECL10K，100K的代号;10188是门(AND GATE);10H173是21mux(多路复用器);10422-10是10ns读取的高速ECL RAM;10081为加减/逻辑作用器;10174是4∶1mux;10158是移位器;10050多控闸Latch;10186和10176都是Latch锁存器;100183是2×8乘法器;100180是2×8加法器;100182是Wallace树形加法器;10079是Look ahead(超前)进位器;10197是与门(AND Gate);表RAM(TABLE RAM)为10474高速ECL RAM。英语词翻译部分Taylor展开泰勒展开法，是一种趋近法，求取高精度函数的方法。Newton Rapson展开也是一种趋近法，求取高精度函数的方法。ns即nano second，相当于10-9秒。Weitek即一家美国著名的超大规模芯片制造公司。Real time 3D Graphics(实时三维图象)即三维图象中最高层次的工作，时间要求非常紧迫，必须在视觉暂留瞬时中完成足够复杂度的图象。Numerical analysis(数值分析)即数值分析学。Assembly语言即针对计算机硬件控制的低阶控制语言。Register(快速暂存器)即计算机中使用的快速暂存器。SHIFT块(移位块)即移位硬件，与指数计算配合用来保证最多有效数字。SUM BUS(求和总线)即是本设计代数运算后，数值通过的主通道，用来回送使用。ACC(累加器)即Accumulater的简写，用来暂存SUM BUS送来的值，以备下一步累加之用。Sign bit(符号位)即正负号表示位。Overfloat protection bit(过浮动保护位)当数字极大或极小造成表示失效，用此位以表示数值有效或无效，无效则显“1”高位。Table RAM(表RAM)即把函数初始值存放的高速存储器，以备查表使用。Register file(暂存器堆)即暂存器堆，当复杂高速计算时，需要大量暂存器，本设计用高速存储器加上特别的控制法，以达成数以千计的可用暂存器。MUX(多路复用器)即多输入单输出时，用这种选择器来达成通道控制以及正确通道目的。Wallace Tree adder(Wallace树形加法器)这是一种特别的加法器，使得同时九个被加值一起加入，而且平行式进位，大大加速累加的效率。ECL(射极耦合逻辑)即Emitter Coupling Logic射极耦合逻辑技术。ASIC即高集成度的COMS专用硅芯片。Latch(锁存器)即锁存器。以下配合附图实施例，详细说明本专利技术如后首先要有强大的代数运算器，如图1。RA、RB、RC是用高速存储器(ECLRAM，SRAM)靠脉冲式时钟来控制RAM Enable，这样有充沛的快速暂存器可使用。(时钟脉波信号，即如图2所示者下降底谷约时10ns，即a→b;平坦部分约时50ns，即b→c;下降部分是写入RA、RB、RC等暂存器堆的时程，平坦部分是读出并做计算的时程)。RB、RC出来的数据可以做加/减逻辑运算，而锁定于MB，RA下来的数据经过指数计算送过来的移位量在位移块中移位而锁定于MA，下一节拍时MA、MB的数据进行乘法器操作，结果可经求和总线回送到RA、RB、RC存放或暂寄于ACC。等到下一运算周期时，累加器的数据可累加到乘法上，从而做到{(RA)(2)+(ACC)}的运算，这是一个完整的代数运算。整个工作是二级流水线，其是专门针对座标转换的矩阵计算(Transformation Matrix operation)。有了代数运算结构以后，我们采用熟知的泰勒展开法，因为泰勒展开在许多函数展开时虽与Newton Rapson法互有上下，可是在这个代数运算器下，倒数泰本文档来自技高网...

【技术保护点】
一种高性能倒数精度扩张器硬件，由专用硬件应用于高速电脑的三维图象处理的运算，利用极少数逻辑控制，以达到在５个６０ｎｓ的周期，即３００ｎｓ时间内，将精度扩张至小数点以下３４位，其方法为：令ｆ（ｋ）＝１／ｋ＊＊＊ＲＡ送下的（Ｋ）值表 示如下：＊＊＊其结构及操作的特征在于：第一步骤：由ＲＡ送下来的（Ｋ）值，小数点以下有３２位，小数点前有符号位和过浮动保护位共２位；第二步骤：小数点以下前九位是（ｋ↓［０］），经过锁存器Ｌ，形成查表地址，从而自表ＲＡＭ 中取得（１／Ｋ↓［０］）值进入求和总线，回送到ＲＡ、ＲＢ、ＲＣ等暂存器堆的任意空位Ｒ１７和ＭＢ，又（ｄｋ）值，即小数点下第九位以下的尾数，则再回锁到ＭＡ；第三步骤：表ＲＡＭ输出线截断，ＭＡ、ＭＢ的锁存值下流进入乘法器，从求和总线算出 （ｄｋ／ｋ↓［０］）值，且将（ｄｋ／ｋ↓［０］）值一方面回送到ＭＡ，另一方面回送到Ｂ点，利用减法器和ＲＣ送下的“１”值取和［（ｄｋ／ｋ↓［０］）－１］值而锁存到ＭＢ；第四步骤：ＭＡ和ＭＢ中的值下送相乘取得｛（ｄｋ／ｋ↓［０］）［（ｄ ｋ／ｋ↓［０］）－１］｝值，而且同时把前一步骤ＲＣ上用过的“１”，从旁支多路复用器进入累加器再送入Ｗａｌｌａｃｅ树形加法器，取得了｛１＋（ｄｋ／ｋ↓［０］）［（ｄｋ／ｋ↓［０］）－１］｝值，并将其结果再送入ＭＢ；第五步骤：最后结果是 把第二步骤存在ＲＡ第１７位（即Ｒ１７）的（１／Ｋ↓［０］）取出与ＭＢ中第四步的结果相乘，且乘积（１／Ｋ↓［０］）｛１＋（ｄｋ／ｋ↓［０］）［（ｄｋ／ｋ↓［０］）－１］｝可回写到Ｒ１７位置去；藉此超高速矩阵的硬件二级流水处理，可在６０ｎｓ 成｛（ＲＡ）（２↑［Ｎ］）［（ＲＢ）±（ＲＣ）］＋（ＡＣＣ）｝运算，且精度达到小数点以下３４位的精度。...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨高雄，
申请(专利权)人：杨高雄，
类型：发明
国别省市：71[中国|台湾]