通讯连接端口测试模块及其测试方法技术

本发明专利技术为一种通讯连接端口测试模块及其测试方法，可测试连接端口的插针是否为开路，用以判定通讯连接端口中各插针是否可正常工作，用本发明专利技术所揭示的方法可改进公知技术中仅能测试部分插针的问题；本发明专利技术利用一功能近似于选择器的逻辑电路，分别将待测端口上的输出线及输入线连接至该逻辑电路上；利用比较运算结果及接收结果间的异同，来判定电路是否正常工作，进而得知各插针是否有开路的问题。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术关于一种，用于测试计算机的外接通讯端口是否有不良开路，特别关于用于连接打印机所用的并行端口的测试模块及其测试方法。在计算机上，为了和各种外设，如鼠标器、键盘等相连接，在计算机上设有端口(port)以和前述外设相连，而各端口的形状则又依各外设的规格而有不同的形态。但不论何种形态的端口设计，最重要的一点就是要确定其上的各个插针(pin)没有因接触不良，或是断线等因素所造成的开路(open circuit)现象。若是有开路的情形，则该端口便不能接收到完整的数据而使计算机操作错误。附图说明图1所示一计算机上用以连接打印机所用的打印机连接端口(一种并行端口)10，其共有25个插针。包含有8根地线(ground，GND)，及17根传输线。该17根传输线可再分为8根数据线D0-D7以及9根控制、通讯线。其依特性又可再分为12根‘输出插针’及5根‘接收插针’，其分类如下表表1 公知的测试方法，其连线如图1中所示。其原理为‘由输出插针输出一信号至接收插针，若是接收到的信号与所输出的相同，则该组连线的两个插针便无开路的问题’。于是在图1中，用公知技术选出5根输出插针，分别连接至5根接收插针用以测试这10根插针(pin)是否有断线的问题。然而，从前面的描述中可知，公知技术在总数为17根的插针中，只能对其中10根进行测试，不能涵盖全部。因此不能对全部的插针作检测而可能造成将劣质品出售的问题。本专利技术的目的在于提供一种计算机外接通讯端口所用的测试模块，根据本专利技术所揭示的技术，将可以对插针(pin)开路(open)的测试，涵盖到除了地线之外的所有插针。本专利技术所揭露的测试模块，其特性类似于一选择器，包含有一逻辑电路，其上有至少一个的“选择线”、至少一个“数据线”，以及至少一个的“输出线”。其与通讯连接端口(port)的连接方式为将选择线及数据线与通讯连接端口(port)的输出插针(output pin)相连，而将输出线与通讯连接端口(port)的接收插针(input pin)连接。然后，利用选择线来选出特定的数据线，而使其上的数据得以传送至输出线上。测试插针时，于计算机上发出信号(高或低)至其通讯连接端口(port)上的各输出插针，本专利技术的测试模块便将计算机所输出的信号(相连至测试模块的选择线上的信号)作为其选择信号而选择出一数据线(要进行测试的线)，并将信号传至测试模块的输出线，再由此输出线传回至通讯连接端口(port)上的接收插针(input pin)，而由之将信号回馈给计算机。由于测试模块内的逻辑电路的运算过程(真值表)为已知，因此计算机可以依其逻辑，以及其所发出的信号，推出所应得的信号。因此预计的信号与接收插针所接收的信号进行比较，若两者相同则表示所欲测试的插针并无开路，能正确地传输数据；反之，则表示可能有问题。简而言之，本专利技术的原理为‘若欲测试的线路无误，则计算机所得到的信号将与所预计的信号相同。反之则表示线路有误’。而后依此原则配合各种通讯连接端口(port)而生成适用的测试模块。图1是打印机并行端口及公知测试的连线。图2是实施例的测试模块逻辑电路图。图3是实施例的模块内的单元电路设计。图4是实施例的逻辑判断流程。图5是实施例的测试范例。请参考图2，其为本专利技术所揭示用以测试通讯连接端口(如打印机连接端口)的测试模块20(testing module)，其可以涵盖除8根地线(GND)之外所有插针(pin)的开路(open)测试。测试模块20包含有四个单元(cell)21，22，23，24。设计上共包含有4条选择线和8条数据线，接至打印机连接端口上的12个输出插针(请参考图1及‘表1’)。测试模块20另有4个输出线而接至打印机连接端口51上的5个输入插针(请参考图1及‘表1’)。其中8根地线(GND)在计算机内部已相连在一起，所以在此实施例中并未做区分。表2 图3为单元(cell)21、22、23、24的功能方块图。其中包括有第一选通门31(简称G1)及第二选通门32(简称G2)，均为可控选通门(gate)。第一插针33(简称PIN1)和第三插针35(简称PIN3)各自接至前述G1及G2上。第二插针34(简称PIN2)是前述G1，G2的控制线。另外第四插针36(简称PIN4)是前述G1，G2的输出线。该逻辑线路的真值表如下表三 当PIN2为low时，PIN4＝PIN3，而当PIN2为high时，PIN4＝PIN1。为了使得在有插针出现开路时，电路输出仍能呈稳定，故在PIN1上加上一上拉电阻(pull up resistor)37。在PIN2及PIN3上，则是各自加上一下拉电阻(pull down resistor)38，39。也就是说，当PIN1开路(open)时，G1的输入仍维持high。当PIN3开路时，G2的输入为low。而当PIN2开路时，G1，G2控制线维持low，使G2通而G1断，逻辑状态PIN4＝PIN3.测试的过程如下请参考图4，在此一实施例中，由于其他PIN的状态均由PIN4决定，因此，在判定流程中，需先判断PIN4是否有开路的问题(也就是PIN4是否正常)。其步骤包括a.置PIN1＝1，PIN2＝0，PIN3＝0；b.判断PIN4是否为0？若为是则进行下一步骤，若为否则判定PIN4为开路(open)；c.置PIN1＝1，PIN2＝1，PIN3＝0；d.判断PIN4是否为1？若为是则进行下一步骤，若为否则判定PIN2为开路(open)；e.置PIN1＝0，PIN2＝1，PIN3＝0；f.判断PIN4是否为0？若为是则进行下一步骤，若为否则判定PIN1为开路(open)；g.置PIN1＝0，PIN2＝0，PIN3＝1；h.判断PIN4是否为1？若为是则代表全部的插针(PIN)正常，若为否则判定PIN3为开路(open)。以上步骤详细说明如下置PIN1＝1，PIN2＝0，PIN3＝0，此时G2通而G1断，电路运算结果应为0。所以如果PIN4＝PIN3＝0，则代表PIN4是正常的。若PIN4呈1，则表示其为开路。(这是因为在一般的情况中，如果线路断线，则其信号会呈high的状态。)若在测试PIN4时，PIN1-PIN3中已有一个以上是呈开路时，前述的上拉电阻37或下拉电阻38，39就会发挥其功能。当PIN1开路时(open)时，上拉电阻37会使其电压＝Vcc(high)。当PIN3或PIN2开路时，下拉电阻38，39则使其电压＝ground(low)。所以不论PIN1，PIN2，PIN3如何开路，其上的讯信皆是会呈‘PIN1＝1，PIN2＝0，PIN3＝0’的状态。因此PIN4的测试将可独立于其他PIN的状态，而确知其是否开路。然后，PIN2作为一选择线，应首先测试。首先，使PIN1＝1，PIN3＝0，同样，由于上拉电阻及下拉电阻的作用，其状态不受开路的影响。置PIN2＝1，此时G1通而G2断，电路运算结果为1。故如果PIN4＝1则表示PIN2正常。反之PIN2为开路。接下来，置PIN1＝0，PIN2＝1，PIN3＝0。此时G1通而G2断，电路运算结果为0。若PIN4＝0，则表示PIN1正常。反之若PIN4＝1，若PIN1开路(因为PIN1开路时，其电压因为上拉电阻的作用而为high本文档来自技高网...

【技术保护点】
一种通讯连接端口测试模块，其与该通讯连接端口的插针组相连接，以测试该通讯连接端口的各插针是否有不正常的开路，该测试模块包含有： 一个选择线组，包含至少一条选择线； 一个数据线组，包含至少一条数据线； 一个输出线组，包含一条以上的输出线； 该选择线组及该数据线组皆连接于该通讯连接端口的该插针组中的输出插针组； 该输出线组连接于该通讯连接端口的该插针组中的输入插针组； 从该输出插针组输出特定的信号至该选择线，使该数据线中被选出的数据线组所载的信号经由该输出线组传至该通讯连接端口，通过比较运算值及接收值的异同，来判定该通讯连接端口的该插针组是否有不正常的开路问题。

【技术特征摘要】

【专利技术属性】
技术研发人员：张有权，任学宁，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]