控制芯片组之间总线的判优方法技术

控制芯片组与其间的数据事务方法，控制芯片组中各控制芯片内部队列的数据缓冲器具有固定大小与数量，且芯片间发出读写确认命令的顺序全依照发出读写命令的顺序回应，使控制芯片完全可掌握另一控制芯片内部队列中缓冲器的使用情形。控制芯片组间的总线的判优方法，设定某一控制芯片平常掌握芯片间总线的控制权，另一控制芯片享有较高的总线优先权，搭配无等待周期的芯片间总线规格。使控制芯片组数据事务效能提高，简化控制芯片组内信号线的种类与数量。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种芯片组，特别涉及一种计算机系统中的控制芯片组、控制芯片组内芯片间的数据事务方法以及控制芯片组内芯片间总线的判优方法。附图说明图1所绘示的便是在计算机结构中使用PCI系统的一种结构。中央处理器10经由主桥接器(host bridge)12耦接到PCI总线14。PCI总线14则可以耦接多数个PCI相容的周边装置的主控器(master)，其可以如图所示的图形界面(graphic adapter)16a、延展总线桥接器(expansion bus bridge)16b、网路界面(LAN adapter)16c与小型计算机系统主总线界面(SCSI host bus adapter)16d等等。每一主控器均可以送出要求信号(request,REQ)要求使用PCI总线14,而主桥接器12中的判优器(arbiter)则可送出同意信号(grant,GNT)给主控器，同意其使用PCI总线14。PCI相容装置(如主控器或计算机芯片组中的北桥)之间的数据传送主要是由下列的界面控制信号所控制。周期帧(cycle frame,FRAME)是由起始器(其可以是主控器或北桥)所送出，用以指示一存取操作的开始与持续期间。FRAME信号送出时，表示通过PCI总线的数据事务(transaction)开始进行，当FRAME信号维持在低电平则表示数据事务持续进行。此时，地址总线AD便会在地址周期期间送出有效地址(valid address)，同时会在命命/字节致能(command/byte enable,CBE)线送出有效的总线命令(满足PCI规格)，用以对目标装置指出起始器所要求的数据事务型态，其中命命/字节致能线是以4位编码成16种不同的命令，其在PCI规格中有详细定义。紧接所送出的有效地址后，地址总线AD便送出要传送的数据，此时期称为数据周期，同时于CBE线送出编码后总线命令的字节致能信号，藉以传送数据。当FRAME信号停止送出，就表示事务状态为最后一笔数据传送，或是已经完成数据传送。起始器备妥信号(initiator ready,IRDY)与目标装置备妥信号(target ready,TRDY)，两者配合使用，用以分别指示起始装置与目标装置已经备妥而可以进行数据传送。在一读取动作进行时，IRDY信号表示起始器准备好接收数据；而在进行一写入操作时，TRDY信号表示目标装置准备好接收数据。停止信号(stop,STOP)，用以指示目标装置要求起始器停止目前的数据事务行为。参照图2，其绘示以PCI总线界面进行一读取操作进行时的操作时序图。以PCI总线进行并完成数据转移的期间称为一总线事务周期(bustransaction)20，其包括一地址周期(address phase)22与数个数据周期(dataphase)，如24a、24b与24c。每一个数据周期24a/b/c又分别区分为等待周期(wait cycle)26a/b/c与数据转移周期(data transfer cycle)28a/b/c。接着配合图2的时序图，以一读取操作来做为PCI系统操作的简单说明以及前文所述的PCI规格控制信号的作用。在周期T1时，起始器(主控器)送出REQ信号，以要求主控PCI总线，此时如果没有其他更高优先权的装置要求使用PCI总线，则在周期T2时，主桥接器(判优器)送出GNT信号，以允许起始器主控PCI总线，周期T3时，起始器送出FRAME信号，表示一数据转移将开始进行，并在AD总线送出开始地址(start address)，用以指定一目标装置，同时于CBE线送出一读取命令。紧接着送出的读取命令，CBE线会送出字节致能信号(byte enable)，此字节致能信号在整个数据周期期间(包括24a、24b与24c)会一直持续送出。在周期T4时，起始器送出备妥信号IRDY，表示可以开始收送数据，然此时目标装置并未能备妥，此时期为数据周期24a的等待周期26a，是起始器等待目标装置将数据备妥。在周期T5时，目标装置已经备妥并且送出备妥信号TRDY，因此在IRDY与TRDY信号均送出的数据转移周期28a期间，起始器从目标装置读取数据。目标装置在周期T6结束送出TRDY信号，以表示结束数据传送，并且开始准备第二笔数据，此时为数据周期24b的等待周期26a。在周期T7时，TRDY再度送出，表示数据已经备妥，并在IRDY与TRDY信号均送出的数据转移周期28b期间，起始器从目标装置读取数据。当起始器来不及读取数据时，起始器于周期T8结束送出IRDY信号，此时因为TRDY信号仍送出，所以此等待周期26c是由起始器所发动。等起始器备妥后，于周期T9再送出IRDY信号，此时在IRDY与TRDY信号均送出的数据转移周期28c期间，起始器从目标装置读取资料。由于起始器在周期T9时，就已知道不再需要读取数据，故起始器结束送出FRAME信号以及结束送出REQ信号，在周期T10时，判优器结束送出GNT信号。至此，完成一读取操作。如上所述，在PCI规格中为了要完成PCI规格的数据事务，必须使用繁复的控制信号、等待状态与判优程序等，而PCI所规定的信号至少有45-50个信号脚。目前的个人计算机内的结构与图1所绘示的系统非常相似，其中主桥接器12就是主机板内控制芯片组的北桥芯片，而南桥芯片就包括延展总线桥接器16b，个人计算机系统中的南桥是一个主要且必然存在的主控器。至于个人计算机系统中的图形界面附加器，并未连接到PCI总线，而是通过一绘图加速端口(accelerated graphic port,AGP)界面连接到北桥芯片。然而在一般控制芯片组内芯片间的数据事务，往往不需要利用到一般多用途总线如此复杂的功能程序，例如主机板控制芯片组内部的南北桥的数据事务，并不需要用到完整PCI总线如此复杂的程序，而此种复杂的程序为了确保能适用多种应用环境，多半牺牲了许多效能特性。且随着高度集成化的趋势，任一控制芯片可能会合并更多功能，例如CPU与北桥芯片合并为一个芯片，抑或是控制芯片组本身合并成一个芯片，使芯片包装上的接脚变成一个非常宝贵的资源，必须尽量减少以降低控制芯片的成本。因此为了加速控制芯片组内部之间的数据事务，且节省芯片接脚的资源，一种简化但仍满足控制芯片间数据事务的特殊总线规格是需要的。例如南北桥间设计一种简化多个信号线，快速的总线规格，且此总线规格在芯片内部处理必须尽量近似一般PCI规格，以与芯片中其他模组相容，避免控制芯片做过多修改。因此，本专利技术提出一种控制芯片组、控制芯片组内芯片间的数据事务方法以及控制芯片组内芯片间总线的判优方法，用以提高控制芯片组数据事务的效能，并简化控制芯片组内的信号线的种类与数量。本专利技术提出一种控制芯片组及控制芯片组内芯片间的数据事务方法，使控制芯片组内部控制芯片间传送数据，可连续传送多笔命令或数据，没有任何等待周期，也不会有停止或重试(retry)的情形，可节省使用总线的时间，提高传输效益。本专利技术提出一种控制芯片组及控制芯片组内芯片间的数据事务方法，可节省总线中有关等待状态的信号线、有关数据事务周期长度的信号线以及有关停止重试通讯协定的信号线等。本专利技术提出一种，可缩短要求总线时的判优时间。本专利技术提出一种，可节省有关总线同意(gra本文档来自技高网...

【技术保护点】
一种控制芯片组之间总线的判优方法，该控制芯片组包括一第一控制芯片及一第二控制芯片，该第一与该第二控制芯片通过一芯片间总线互相传送数据，该芯片间总线包括一共用双向总线，该判优方法包括下列步骤： 当该第二控制芯片需使用该芯片间总线时，该第二控制芯片发出一总线要求信号； 当该第一控制芯片检测到该总线要求信号时，如该第一控制芯片没有使用该共用双向总线，则该第一控制芯片不驱动该共用双向总线，如该第一控制芯片正使用该共用双向总线，则在完成目前的总线命令后，立即不驱动该共用双向总线； 当该第二控制芯片未检测到该第一控制芯片使用该芯片间总线时，该第二控制芯片等待一预定周期后，驱动该芯片间总线；以及 当该第二控制芯片检测到该第一控制芯片使用该芯片间总线时，该第二控制芯片依据该第一控制芯片正执行的总线命令与其所需的时钟脉冲数，在该第一控制芯片完成正执行的总线命令，并等待一转变周期后，驱动该芯片间总线。

【技术特征摘要】

【专利技术属性】
技术研发人员：赖瑾，蔡兆爵，彭盛昌，蔡奇哲，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]