多处理器系统技术方案

由ｎ个数目处理器和属于这些处理器的共同的工作存储器以及具有使处理器在工作存储器上存取成为可能的总线系统构成的多处理器系统，在其中工作存储器（ＣＭＹ）是各自经过一个双向串联导线（１↓［０００］…１↓［ｐｍｒ］）与每个处理器（ＰＲＯ↓［００］…ＰＲＯ↓［ｐｍ］）相连的。其中可以将共同的工作存储器分布在ｒ个数目的存储部件（ＣＭＹ↓［ｉ０］…ＣＭＹ↓［ｉｒ］）上，此时每个存储部件是经过一个双向串联导线与每个处理器（ＰＲＯ↓［００］…ＰＲＯ↓［ｐｍ］）相连的。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到一种多处理器系统，这是由n个数目的处理器和属于这些处理器的共同存储器以及处理器可以从工作存储器中存取的总线系统构成的。这种形式的多处理器系统可以使用在很多领域，这样还应用在语言交换设备的座标处理器上，例如申请人的EWSD-系统上。可以位于各种部件上的处理器和工作存储器是经过一个并联总线相互连接的，其中在很多情况下总线系统代表了系统效率的“瓶颈”。将存储器的效率通过比较快的存储器组件和/或附加并联工作的存储库和将每个处理器通过比较高的节拍频率可以比较容易提高时，这不涉及到总线系统，因为总线系统的速度是受机械尺寸，电容负荷等限制的。可以通过提高节拍频率或总线加宽提高总线带宽，例如从16到32比特，然而人们在这里常常遇到电的和机械的限制。因此本专利技术的任务是创建一种多处理器系统和在其中用提高效率缓和总线系统的麻烦。这些任务可以用开始叙述形式的多处理器系统解决，在其中按照本专利技术的工作存储器是经过各自一个双向串联的导线与每个处理器连接的。感谢本专利技术人们达到了比较高的总线带宽和因此也达到了每个处理器比较高的存储器带宽，因为例如电容负荷比较小。此外接口的机械尺寸也减小。本专利技术有益变型的特征是，将共同的工作存储器分布在r个数目的存储器组件上，其中每个存储器组件是经过双向串联导线与每个处理器连接的。用这种方法可以继续提高效率，因为处理器也可以相互无关地平行地从部件中存取。为了提高安全性或兀余可以是合适的，如果将每个存储部件构成为双重的，其中每个处理器经过各自一个串联导线不仅与每个存储部件而且与其副本相连接。此外在提高联合兀余的意义上是符合目的的，如果将一个部件的存储容量分布在多个存储库中。也可以从存储库中相互无关地和平行地被处理器存取。在一个喜欢的结构上，这个也很为维护奠定基础，是将处理器分成p个数目的处理器部件，其中同样m数目的处理器包括了每个处理器部件的优点。如果将串联导线构成为光学导线，得到符合实际的实现所希望的高数据传输率。本专利技术所有的其他优点在下面借助于表示在附图上的实施例进行详细叙述。在唯一的附图上按照电路框图形式表示了按照本专利技术的多处理器系统。例如将被表示的多处理器系统的实施例可以应用在语言网络交换上作为座标处理器，是由一共p×m处理器PRO000...PROpm构成的。在处理器部件PEXi0...PEXip中各自包括m个处理器，例如在插件卡上，在其上一共存在p个这样的处理器部件和因此前面叙述的一共pxm处理器。每个处理器有一个处理器接口Pi00...Pi0m直到Pip0...Pipm。将工作存储器CMY提供给处理器使用和这个工作存储器位于一共r个存储部件CMYi0...CMYir上。将部件的存储容量分在多个存储库MB00...MB07直到MBr0...MBr7上和在这个上面使每个存储部件双重，这在附图上是通过位于后面的卡表示的。每个存储部件CMYi0...CMYir对应于处理器的数目n＝p×m具有n个接口Ci00...Ci0n直到Cir0...Cirn和一个双向串联导线从每个接口引导到处理器的相应接口上，例如导线lllr0从第二个处理器部件的第二个处理器到第r个存储部件CMYir的第一个接口上。按照意义的这当然也适合于与存储部件的副本连接。被表示的结构允许在存储器CMY同时进行r×8存取，先决条件是系统是用r×8处理器构成的和涉及到存储库和存储部件的存取是相应分布的。由于分布在p×m处理器上还可以很快地进行存储器复制，和存储器复制过程也可以分布在p×m处理器上和因此明显地实际上系数为p×m的加速。首先通过与每个处理器串联成为每个存储部件使这成为可能，和每个存储部件由于存储库结构平行地进行直到八个循环。根据在处理器和存储器之间数据传输率的要求人们选择双线导线。对于高传输率建议使用具有相应接口的光学导线。尽管存储器分布在存储部件上和在那里的存储库上代表了非常符合目的的结构，不必要要求这样的结构化。用最简单的形式可以将双向串联导线从每个处理器延伸到唯一的存储器上，先决条件是其接口单元有可能处理输入的和输出的信息。本专利技术使非常柔性的具有高效率的多处理器系统成为可能，而且在其中机械尺寸保持很小。权利要求1.由n个数目处理器和属于这些处理器的共同的工作存储器以及具有使处理器在工作存储器上的存取成为可能的总线系统的多处理器系统，其特征为，工作存储器(CMY)是各自经过一个双向串联导线(l000...lpmr)与每个存储器(PRO00...PROpm)相连的。2.按照权利要求1的多处理器系统，其特征为，将共同的工作存储器分布在r个数目的存储部件上(CMYi0...CMYir)，在其中每个存储部件是经过一个双向串联导线与每个处理器(PRO00...PROPM)相连的。3.按照权利要求2的多处理器系统，其特征为，将每个存储部件(CMYi0...CMYir)构成为双重的，其中每个处理器(PRO00...PROPM)各自经过一个串联导线(l000...lpmr)不仅与每个存储部件而且与其副本相连接。4.按照权利要求2或3的多处理器系统，其特征为，将部件(CMYi0...CMYir)的存储容量分布在多个存储库(MB00...MBr7)中。5.按照权利要求1至3之一的多处理器系统，其特征为，将处理器(PRO00...PROPM)分成为p个数目的处理器部件(PEXi0...PEXiP)。6.按照权利要求5的多处理器系统，其特征为，每个处理器部件包括同样数目m的处理器。7.按照权利要求1至6之一的多处理器系统，其特征为，将串联导线构成为光学导线。全文摘要由n个数目处理器和属于这些处理器的共同的工作存储器以及具有使处理器在工作存储器上存取成为可能的总线系统构成的多处理器系统,在其中工作存储器(CMY)是各自经过一个双向串联导线(l文档编号G06F11/20GK1369075SQ00811299 公开日2002年9月11日 申请日期2000年8月2日 优先权日1999年8月6日专利技术者J·哈斯林格 申请人:西门子公司本文档来自技高网...

【技术保护点】
由ｎ个数目处理器和属于这些处理器的共同的工作存储器以及具有使处理器在工作存储器上的存取成为可能的总线系统的多处理器系统，其特征为，工作存储器（ＣＭＹ）是各自经过一个双向串联导线（１↓［０００］…１↓［ｐｍｒ］）与每个存储器（ＰＲＯ↓ ［００］…ＰＲＯ↓［ｐｍ］）相连的。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J哈斯林格，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]