一种基于异步FIFO芯片的处理电路及可重构工作方法技术

本发明专利技术请求保护一种基于异步FIFO芯片的处理电路，其包括有读操作同步单元、有效帧数计算单元、读写地址产生单元和随机存储器RAM。读操作同步单元连接至有效帧数计算单元，有效帧数计算单元连接至读写地址产生单元，读写地址产生单元连接至随机存储器RAM。根据本发明专利技术的第二方面，提供一种基于异步FIFO芯片的可重构工作方法，该方法根据有效帧数可以判断FIFO芯片是空状态还是满状态。本发明专利技术具有以下有益效果：该基于异步FIFO芯片的处理电路设计成具有不同的工作模式，适应了传感器特定的使用要求，一个是写数据侧的工作状态未知，同样地，读数据一侧因为是直接与主机通信并受软件控制，对于读数据的时间和频率也无法预测，灵活的工作模式适应了这种需求。作模式适应了这种需求。作模式适应了这种需求。

【技术实现步骤摘要】
一种基于异步FIFO芯片的处理电路及可重构工作方法


[0001]本专利技术涉及一种异步FIFO的电路，更具体地说，它涉及一种基于异步FIFO芯片的处理电路。

技术介绍

[0002]FIFO，即先进先出队列。异步FIFO由于读写地址置于2个不同时钟域，所以具有读写地址无法同步控制这一特性。在重力或惯性传感器，以及相关组合传感器系统应用的电路中，需要采集较大的数据量，因此存在软件通信时间长、主机功耗大和无法采集连续的数据等问题。由于传感器芯片的工作状态和采样率未知，并且传感器数据更新频率会随着应用场景而变化，因而无法确定写数据一侧填入数据的频率，另外一个方面，读数据一侧因为是直接与主机通信受软件控制，对于读数据的时间和频率也无法预测。
[0003]结合以上原因，如何解决上述不确定性、主机功耗和采集连续的数据正是本申请所考虑的问题所在。

技术实现思路

[0004]根据本专利技术的一方面，提供一种基于异步FIFO芯片的处理电路，该异步FIFO具有不同的工作模式，适应了传感器特定的使用要求，以及节约并优化了芯片内部地址空间分配从而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于异步FIFO芯片的处理电路，其特征在于，包括读操作同步单元(1)、有效帧数计算单元(2)、读写地址产生单元(3)和随机存储器RAM(4)；所述读操作同步单元(1)连接至所述有效帧数计算单元(2)，所述有效帧数计算单元(2)连接至读写地址产生单元(3)，所述读写地址产生单元(3)连接至所述随机存储器RAM(4)；所述读操作同步单元(1)用于监视外部总线的读操作；所述有效帧数计算单元(2)用于计算有效帧数；所述读写地址产生单元(3)用于产生读写的地址并将数据写入所述随机存储器RAM(4)；所述随机存储器RAM(4)用于储存数据。2.根据权利要求1所述的基于异步FIFO芯片的处理电路，其特征在于，所述FIFO芯片的写时钟为其系统时钟，所述FIFO芯片的读时钟为I2C接口或SPI接口的时钟。3.一种基于异步FIFO芯片的可重构工作方法，其应用于权利要求2所述的基于异步FIFO芯片的处理电路，其特征在于，包括以下过程：当外部系统通过所述读写地址产生单元(3)往所述随机存储器RAM(4)填入一个数据时，则所述有效帧数计算单元(2)中的有效帧数加一；当外部总线通过I2C接口或SPI接口从所述随机存储器RAM(4)读出一个数据时，所述读写地址产生单元(3)同步一个读动作给到有效帧数计算单元(2)中，则所述有效帧数计算单元(2)中的有效帧数减一；根据有效帧数可以判断FIFO芯片是空状态还是满状态；所述FIFO芯片的工作模式包括FIFO模式、Stream模式和Bypass模式。4.根据权利要求3所述的基于异步FIFO芯片的可重构工作方法，其特征在于，还包括以下过程：当控制所述FIFO芯片的工作模式进行切换时，则所述FIFO芯片会被复位。5.根据权利要求4所述的基于异步FIFO芯片的可重构工作方法，其特征在于，还包括以下过程：当控制所述FIFO芯...

【专利技术属性】
技术研发人员：袁本翔，
申请(专利权)人：袁本翔，
类型：发明
国别省市：