超长指令字微处理器中的指令控制流水线方法技术

本发明专利技术公开了一种超长指令字微处理器中的指令控制流水线方法，要解决的技术问题是克服执行流水线必须携带ＩＰ地址的问题，实现数据通路共享，提高硬件资源利用率，减少设计开销。技术方案是在通用ＶＬＩＷ处理器内部为指令控制系统设计一条指令控制流水线，专门携带表征执行流水线执行状态的共用信息，指令控制流水线比执行流水线少一站，共ｓ站，与执行流水线中的前ｓ－１站一一对应，并相互锁步，在指令控制流水线和执行流水线之间设计了数据通路将ＩＰ地址从指令控制流水线传递给执行流水线。采用本发明专利技术能够有效实现数据通路共享，还能够携带指令控制系统需要的关于执行流水线的信息，减少信号接口数量。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及微处理器设计中指令控制系统的设计及实现方法，尤其是超长指令字VLIW(Very Long Instruction Word)微处理器设计中指令控制系统的设计及实现方法。
技术介绍
在微处理器中，指令控制系统负责对指令的执行行为进行控制，因此，指令控制系统需要获取微处理器中所有执行流水线的状态，对执行流水线进行停顿(stall)或者刷新(flush)控制。当寄存器相关性存在时停顿执行流水线，当中断事件或者分支行为发生时刷新并控制指令流转向。研究表明，通过超标量技术能够开发的指令级并行性(ILP)一般为3~5。目前，超标量微处理器的性能已经趋于极限，而VLIW技术能够有效支持更高ILP，超长指令字微处理器表现出良好的性能优势和发展前景，成为当今体系结构研究和微处理器设计的热点。VLIW微体系结构，即微处理器体系结构，采用软、硬件协作的方式，共同开发指令级并行性。通常，在VLIW微体系结构中，编译器负责从指令流中将多条没有写后读(RAW)以及写后写(WAW)相关性的指令打包，形成微处理器硬件可以并行执行的指令组；而微处理器硬件则负责提供大量的执行部件和寄存器，并采用相对简洁本文档来自技高网...

【技术保护点】
一种超长指令字微处理器中的指令控制流水线方法，采用与现有ＶＬＩＷ微处理器指令控制系统相同的停顿控制模块，刷新控制模块，中断控制模块、ＩＰ地址产生模块、指令分派模块、分支预测模块，其ＶＬＩＷ微处理器内部共有ｐ条执行流水线，每条执行流水线分为ｓ站，每个时钟周期最多能够同时发射执行ｉ条指令，即指令发射窗口宽度为ｉ，其特征在于在ＶＬＩＷ处理器内部为指令控制系统设计一条指令控制流水线，专门用于携带表征执行流水线执行状态的共用信息，即：执行组ＩＰ地址ｉｐ↓［ｅ］、指令发射序号ｓｅｑ、分支预测地址；指令控制流水线比执行流水线少一站，共ｓ－１站，与执行流水线中的前ｓ－１站一一对应，并相互锁步，即当执行流水线的...

【技术特征摘要】

【专利技术属性】
技术研发人员：蒋江，邢座程，高军，张民选，曾献君，邓让钰，李勇，张承义，孙彩霞，欧国东，马卓，张杰，陈海燕，阳柳，衣晓飞，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：43[中国|湖南]