快速周边组件互连接口的信道整序方法及其相关装置制造方法及图纸

一种快速周边组件互连接口（ＰＣＩ）的信道整序方法，包含下列步骤：　　　　发出多个有关快速ＰＣＩ信道序列的封包告知一周边装置；　　　　该周边装置回复多个有关周边装置的快速ＰＣＩ信道序列的封包；　　　　根据这些回复封包判断周边装置的快速ＰＣＩ信道序列是否正确；以及　　　　若周边装置的信道序列不正确则适当地调整快速ＰＣＩ信道的顺序。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于快速周边组件互连接口(PCI Express)，特别有关于一种快速周边组件互连接口的信道整序方法及其相关装置。(2)
技术介绍
个人计算机的周边装置所使用的标准总线，由早期的ISA接口、EISA接口、PCI33接口、不断演进到PCI66接口以及PCI133接口，尤其是PCI系列的标准接口更是近几年以来最为盛行的周边装置的标准连接接口。快速周边组件互连(Peripheral Component Interconnect Express，简称PCIExpress，或简称快速PCI)接口，极有希望成为下一世代的标准接口；快速PCI采用点对点传输，而对每个端点而言，每个快速PCI的信道(lane)分别具有传送信号对和接收信号对，以目前已知的规格来说，快速PCI差动信号传输速度达2.5Gbps，就传收数据而言仅需四根实体信号线，其它共享的控制信号线则不予赘述，相较于PCI，快速PCI可以较少的硬件脚位实现更高的传输速率。快速PCI亦规范了单信道、四信道、八信道、十六信道、以及三十二信道等不同硬件规格，以符合不同周边装置应用的频宽需求，举例而言，绘图卡需要极大的传输频宽，适合以三十二信道的快速PCI接口实现；快速PCI接口在主机板上可以实施于北桥芯片或者南桥芯片。快速PCI规格规范了接收器(receiver)与传送器(transmitter)的终端状态(termination)，包括阻抗(impedance)与共模电压(common mode voltage)等等。快速PCI规格规范了两种信道顺序正信道顺序(normal lane order)以及反信道顺序(reverse lane order)；图1显示具有四信道的快速PCI的反信道顺序连接示意图，左侧的四个快速PCI信道以反顺序连接右侧的四个快速PCI信道，两端可以藉由四信道的快速PCI插槽100进行耦接，亦即，四信道的快速PCI的反信道顺序为对应耦接右侧的四个快速PCI信道；另一种硬件耦接方式则为左侧的四个快速PCI信道以依序对应耦接右侧的四个快速PCI信道，两种快速PCI信道的耦接方式皆可为快速PCI规格所接受；但是，在芯片组设计厂商、主机板设计厂商以及周边装置设计厂商等不同厂商个别设计之下，仍然有可能发生设计上的错误，而导致周边装置无法运作。(3)
技术实现思路
本专利技术揭示一种快速周边组件互连接口的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置回复多个有关周边装置的快速PCI信道序列的封包，根据这些回复封包判断周边装置的快速PCI信道序列是否正确，以及若周边装置的信道序列不正确则适当地调整快速PCI信道的顺序。本专利技术亦揭示一种快速周边组件互连接口的信道整序方法，包含下列步骤发出多个有关快速PCI信道序列的封包告知周边装置，周边装置根据这些有关快速PCI信道序列的封包适当地调整快速PCI信道的一顺序，以及重置并重新初始化快速PCI信道，使得经过调整后的快速PCI信道的对应关系符合正信道顺序或反信道顺序，而其中重置步骤可藉由发出重置封包或者改变共模电压的位准以重置个人计算机的桥接芯片组。本专利技术进一步揭示一种快速PCI信道的整序装置，包含控制总线，用以传输多个控制信号；以及整序电路，用以输入第一多个快速PCI信道及输出第二多个快速PCI信道，其中整序电路将第一这些快速PCI信道路由至第二这些快速PCI信道，以响应于控制信号，使得第一这些快速PCI信道与第二这些快速PCI信道之间形成一对一的对应连接关系。为使对本专利技术有最佳的了解，以下兹列举若干具体实施例，并配合附图进行说明，其中(4) 附图说明图1显示具有四信道的快速PCI的反信道顺序连接示意图；图2显示根据本专利技术的一具体实施例的信道整序电路方块图；图3显示根据本专利技术的一具体实施例的信道整序方法流程图；以及图4显示根据本专利技术的一具体实施例的具有快速PCI信道整序电路的周边装置芯片的相关系统方块图。(5)具体实施方式图2显示根据本专利技术的一具体实施例的信道整序电路方块图，适合实施于芯片200中，例如于个人计算机的桥接芯片(例如北桥芯片、南桥芯片)或者装置端的芯片内，于此具体实施例中，桥接芯片200内部提供快速PCI信道0、信道1、信道2、信道3，经过一整序装置210之后，才实际提供对外的硬件连接，例如是金属脚位或者金属球状接点；于此具体实施例中，主机板设计厂商将计算机桥接芯片200对外实施为连接快速PCI信道3、信道1、信道2、信道0，电源开启后，计算机桥接芯片200与周边装置会依照快速PCI的规格发出一连串的训练序列(training sequence)，首先，计算机桥接芯片200会预设周边装置的配置顺序也是信道0、信道1、信道2、信道3的依序对应耦接，计算机桥接芯片200端会先发出有关自己信道序列(ordering)的封包告知周边装置，周边装置会回复计算机桥接芯片200有关周边装置的序列的封包，计算机桥接芯片200于收到有关周边装置的信道序列的封包后，若计算机桥接芯片200发现周边装置的信道序列不符规格时，计算机桥接芯片200可通过控制总线220控制整序装置210，适当地调整计算机桥接芯片200内快速PCI信道的顺序，于此具体实施例中，通过整序装置210调整计算机桥接芯片200内快速PCI信道的顺序为快速PCI信道3、信道1、信道2、信道0，举例来说，整序装置210包含四个选择器(selector)212、214、216、218，各选择器用以将计算机桥接芯片200内的快速PCI信道择一对应耦接至外部快速PCI信道，在硬件设计阶段，可以利用状态机器(state machine)设计，通过控制总线220发出适当信号改变整序装置210中选择器212、214、216、218的路由路径，使得计算机桥接芯片200内的快速PCI正确地路由至外部PCI，或者，反相整序为将计算机桥接芯片200内的快速PCI路由至外部PCI，其中，每个信道包含四条信号线；然后，计算机桥接芯片200可以重置双方的初始化程序，举例而言，计算机桥接芯片200可发出重置封包或者藉由改变共模电压，致使双方重新开始初始化程序，也就是说，重新发出一连串的训练序列，确保双方的外部PCI信道顺序的正确性，并允许系统厂商在电路布局上的最佳弹性，其中重置封包可以藉由主张(assert)于训练序列中的热重置控制位超过一次以上而实现。应注意到，整序装置210的设计亦适合实施于装置端的芯片中，当主机端告知装置端的芯片其信道顺序后，装置端的芯片即对应调整芯片内部快速PCI信道的顺序，然后，装置端的芯片可重置双方的初始化程序，以便利系统厂商的电路布局设计，并提高快速PCI信道的高速信号传输品质。图3显示根据本专利技术的一具体实施例的信道整序方法流程图，从步骤300开始，进入步骤310，由计算机桥接芯片端发出有关自己信道序列的封包告知周边装置；于步骤320，周边装置会回复计算机桥接芯片有关周边装置信道序列的封包给计算机桥接芯片，举例来说，各个信道回复的封包包含多个字节，其中一字节会显示其信道顺序号为何；于步骤330，判断信道序列是否正确；若信道序列不正确，则于步骤332适当地调整计算机桥接芯片内快速PCI信道的顺序，使本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：林志荣，
申请(专利权)人：创惟科技股份有限公司，
类型：发明
国别省市：