一种低速总线结构及其数据传输方法技术

本发明专利技术提供一种低速总线结构，包括，若干客户数据端、地址总线、数据总线、读控制总线及写控制总线，以及，仲裁模块，其用于在有多个客户数据端想占用总线时完成仲裁工作，保证只有其中一个获得总线使用权；控制模块，其根据客户数据端的请求完成对相应客户数据端的读写控制；本发明专利技术可完成大量的、非易变数据的传输，其能极大的减少芯片内部连线的数量，降低一些不必要的互连线延时，且易于设计实现，从而有利于提高芯片的集成度和工作频率。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及的是一种数据传输用总线结构及其数据传输方法，尤其涉及在集成电路产品中对传输速度要求不高的部分使用的低速总线结构及其数据传输方法。
技术介绍
目前，电子科技的不断发展带动了集成电路产业的飞速发展，而集成电路的发展又反过来推动着电子科技的进步。集成电路产品被广泛应用于电脑、电视、手机等等各个领域，各个产业各个产品都越来越体现出一种以“芯“为主的概念。集成电路的发展推动了各种电子产品的小型化进程，而这同时又反过来对集成电路产品乃至集成电路工艺提出了更高的要求。近几年来集成电路工艺的发展经历了从0.5um-＞0.35um-＞0.25um-＞0.18um-＞0.13um，甚至到90nm的历程。工艺不断进步带来的众多影响中的其中一点就是在芯片面积和内部延时中连线面积和延时所占的比重越来越大，而这些就直接影响了集成电路产品的面积和速度。集成电路产品中的连线可简单分为控制信号的连接和数据信号的连接两种情况。由于其位宽大的特点，数据信号的连接，特别是寄存器数据的传输，通常会引起芯片内连线的急速增多，从而影响芯片的面积和速度。而一般情况下，很多寄存器的内容是维持不变或变化频率很慢的，对于本文档来自技高网...

【技术保护点】
一种低速总线结构，包括，若干客户数据端、地址总线、数据总线、读控制总线及写控制总线，其特征在于，还包括：仲裁模块，用于在有多个客户数据端想占用总线时完成仲裁工作，保证只有其中一个获得总线使用权；控制模块，其根据客户数据端的请 求完成对相应客户数据端的读写控制；所述客户数据端的地址、数据以及读写接口和相应的总线相连，而读写请求端则和仲裁模块相连；仲裁模块将从所有客户数据端中选出的一路传递给控制模块；控制模块的地址、数据以及读写接口也和相应的总线相连，控制总 线上的状态。

【技术特征摘要】
1.一种低速总线结构，包括，若干客户数据端、地址总线、数据总线、读控制总线及写控制总线，其特征在于，还包括仲裁模块，用于在有多个客户数据端想占用总线时完成仲裁工作，保证只有其中一个获得总线使用权；控制模块，其根据客户数据端的请求完成对相应客户数据端的读写控制；所述客户数据端的地址、数据以及读写接口和相应的总线相连，而读写请求端则和仲裁模块相连；仲裁模块将从所有客户数据端中选出的一路传递给控制模块；控制模块的地址、数据以及读写接口也和相应的总线相连，控制总线上的状态。2.根据权利要求1所述的低速总线结构，其特征在于，还包括I2C总线，所述控制模块与I2C总线相连接收I2C指令，并根据I2C总线的请求完成对相应客户数据端的读写控制。3.一种根据权利要求1所述的低速总线结构的数据传输方法，其特征在于，包括1)如果客户数据端(m)希望对客户数据端(i)发起一次读/写操作，则客户数据端(m)首先将读写请求以及目标客户数据端(i)的信息以及自身的信息通过仲裁模块传递给控制模块，则控制...

【专利技术属性】
技术研发人员：周建军，侯钢，王国中，张一钧，
申请(专利权)人：上海广电集团有限公司中央研究院，
类型：发明
国别省市：31[中国|上海]