多通道链路的部分链路宽度状态制造技术

系统可以包括具有下游端口的主机设备和具有上游端口的端点设备。双向多通道链路可以互连下游端口和上游端口。下游端口可以跨双向多通道链路向上游端口发送用于改变在双向多通道链路上的在第一方向上的活动通道的数量的请求，该请求包括对期望的链路宽度的指示；从上游端口接收用于将在双向多通道链路上的在第一方向上的活动通道的数量改变为期望的链路宽度的确认；配置双向多通道链路以使用期望的链路宽度进行操作；以及使用期望的链路宽度向上游端口发送或接收数据。链路宽度中的改变可以是非对称的(即，上游链路宽度与下游链路宽度不同)。

【技术实现步骤摘要】
多通道链路的部分链路宽度状态相关申请的交叉引用根据35U.S.C.§119(e)，本公开要求于2019年11月27日提交的、题为“PowerSavingsThroughAsymmetricPartialLinkWidthStatesforComputerBuses”的美国临时专利申请序列号62/941,277的权益，其全部内容通过引用并入本文。
技术介绍
互连可以用于在使用某种类型的互连机制的系统内提供不同设备之间的通信。用于计算机系统中的设备之间的通信互连的一种典型的通信协议是快速外围组件互连(PCIExpressTM(PCIeTM))通信协议。该通信协议是加载/存储输入/输出(I/O)互连系统的一个示例。设备之间的通信典型地根据该协议以非常高的速度串行执行。设备可以跨各种数量的数据链路连接，每个数据链路包括多个数据通道。上游设备和下游设备在初始化时进行链路训练，以优化跨各种链路和通道的数据传输。附图说明图1示出了根据本公开的实施例的包括多核心处理器的计算系统的框图的实施例。图2A-2B是根据本公开的实施例的包括一个或多个重定时器的示例链路的简化框图。图3是示出根据本公开的实施例的包括部分L0(PL0)状态的示例链路训练状态机的示意图。图4是根据本公开的实施例的链路管理数据链路层分组(DLLP)的图，其示出了用于促进双向链路的在一个或多个方向上的部分链路宽度的示例编码。图5A-5B是针对两个链路伙伴之间的部分链路宽度状态能力的协商的过程流程图。图6A是针对向下配置双向多通道链路的过程流程图。图6B是针对向上配置双向多通道链路的过程流程图。图6C是根据本公开的实施例的针对将链路状态改变为部分链路宽度状态的过程流程图。图7是示出根据本公开的实施例的用于协商链路宽度重新配置的各种实施例的泳道图。图8示出了包括互连架构的计算系统的实施例。图9示出了包括分层栈的互连架构的实施例。图10示出了要在互连架构内生成或接收的请求或分组的实施例。图11示出了用于互连架构的发射机和接收机对的实施例。图12示出了包括处理器的计算系统的框图的另一实施例。图13示出了包括多个处理器插座的计算系统的框的实施例。具体实施方式在以下描述中，阐述了许多具体细节(例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线级和操作等的示例)，以便提供对本公开的透彻理解。然而，对于本领域技术人员将显而易见的是，不一定采用这些具体细节来实践本公开。在其他实例中，没有详细地描述公知的组件或方法(例如，特定的和可替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、特定代码形式的算法表示、特定断电和门控技术/逻辑以及计算机系统的其他具体操作细节)，以避免不必要地模糊本公开。尽管可以参考在诸如计算平台或微处理器之类的特定集成电路中的能量节约和能量效率来描述以下实施例，但是其他实施例也适用于其他类型的集成电路和逻辑器件。本文所描述的实施例的类似技术和教导可以应用于其他类型的电路或半导体器件，其也可以受益于更好的能量效率和能量节约。例如，所公开的实施例不限于台式计算机系统或UltrabooksTM。并且还可以用于其他设备，例如，手持设备、平板式计算机、其他薄型笔记本、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(PDA)和手持PC。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中心、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其他系统。此外，本文所描述的装置、方法和系统不限于物理计算设备，而是还可以涉及用于能量节约和效率的软件优化。如将在以下说明书中变得显而易见的，本文所描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件还是其组合)对于与性能考虑因素平衡的“绿色技术”未来是至关重要的。随着计算系统的发展，其中的组件变得更加复杂。因此，用于在组件之间耦合和通信的互连架构的复杂度也在增加，以确保针对最佳组件操作满足带宽要求。此外，不同的市场细分要求互连架构的不同方面适合市场的需要。例如，服务器要求更高的性能，而移动生态系统有时能够牺牲整体性能以节约功率。然而，大多数结构的唯一目的是以最大功率节约来提供可能的最高性能。下面讨论了多种互连，这些互连将潜在地受益于本文所描述的公开的方面。参考图1，描绘了包括多核心处理器的计算系统的框图的实施例。处理器100包括任何处理器或处理设备，例如，微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、手持处理器、应用处理器、协处理器、片上系统(SOC)或用于执行代码的其他设备。在一个实施例中，处理器100包括至少两个核心——核心101和核心102，其可以包括非对称核心或对称核心(所示实施例)。然而，处理器100可以包括任何数量的处理元件，这些处理元件可以是对称或非对称的。在一个实施例中，处理元件指代用于支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程槽、线程、进程单元、上下文、上下文单元、逻辑处理器、硬件线程、核心和/或能够保持处理器的状态(例如，执行状态或架构状态)的任何其他元件。换言之，在一个实施例中，处理元件指代能够独立地与代码(例如，软件线程、操作系统、应用或其他代码)相关联的任何硬件。物理处理器(或处理器插座)典型地指代集成电路，该集成电路潜在地包括任何数量的其他处理元件，例如，核心或硬件线程。核心通常指代位于集成电路上的能够维持独立架构状态的逻辑，其中每个独立地维持的架构状态与至少一些专用执行资源相关联。与核心不同，硬件线程典型地指代位于集成电路上的能够维持独立架构状态的任何逻辑，其中独立地维持的架构状态共享对执行资源的访问权。如可以看出的，当某些资源是共享的并且其他资源专用于架构状态时，硬件线程和核心的命名法之间的界限重叠。然而通常地，核心和硬件线程被操作系统视为单独的逻辑处理器，其中操作系统能够单独地调度每个逻辑处理器上的操作。如图1中示出的，物理处理器100包括两个核心——核心101和核心102。这里，核心101和核心102被认为是对称核心，即，具有相同配置、功能单元和/或逻辑的核心。在另一实施例中，核心101包括乱序处理器核心，而核心102包括有序处理器核心。然而，核心101和核心102可以从任何类型的核心(例如，本地核心、软件管理核心、适于执行本地指令集架构(ISA)的核心、适于执行转换指令集架构(ISA)的核心、共同设计的核心或其他已知的核心)中单独选择。在异构核心环境(即，非对称核心)中，可以利用某种形式的转换(例如，二进制转换)以在一个或两个核心上调度或执行代码。然而，为了进一步讨论，核心101中示出的功能单本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n端口，其用于：/n跨双向多通道链路向链路伙伴发送用于改变所述多通道链路在第一方向上的链路宽度的请求；/n从所述链路伙伴接收用于改变所述双向多通道链路在所述第一方向上的所述链路宽度的确认；/n重新配置所述双向多通道链路，以在第二数量的通道上发送数据；以及/n在所述双向多通道链路上，在所述第二数量的通道上在所述第一方向上向所述链路伙伴发送数据。/n

【技术特征摘要】
20191127 US 62/941,277;20200326 US 16/831,7191.一种装置，包括：
端口，其用于：
跨双向多通道链路向链路伙伴发送用于改变所述多通道链路在第一方向上的链路宽度的请求；
从所述链路伙伴接收用于改变所述双向多通道链路在所述第一方向上的所述链路宽度的确认；
重新配置所述双向多通道链路，以在第二数量的通道上发送数据；以及
在所述双向多通道链路上，在所述第二数量的通道上在所述第一方向上向所述链路伙伴发送数据。


2.根据权利要求1所述的装置，其中，对所述链路伙伴的用于改变所述双向多通道链路的所述链路宽度的所述请求包括链路管理数据链路层分组(DLLP)，所述链路管理DLLP包括针对链路宽度的改变的请求，所述链路管理DLLP包括在数据业务流的每个方向上的期望的链路宽度。


3.根据权利要求1所述的装置，其中，通道的第一数量大于通道的所述第二数量。


4.根据权利要求3所述的装置，所述端口用于：
向所述链路伙伴发送消息以指示针对从所述通道的第一数量改变为所述通道的第二数量的调度；
在所述第二数量的通道上发送跳过有序集(SKPOS)；以及
在所述第二数量的通道上发送数据。


5.根据权利要求1所述的装置，其中，通道的所述第二数量大于通道的第一数量。


6.根据权利要求5所述的装置，所述端口用于：
在所述第一数量的通道上发送数据；
对要变为激活的通道执行链路训练；以及
一旦附加的通道被激活，就在所述第二数量的通道上发送数据。


7.根据权利要求5所述的装置，其中，所述端口包括下游端口，所述下游端口用于：
从所述链路伙伴的上游端口接收用于将所述多通道链路的通道的数量从所述第一数量改变为所述第二数量的请求；
忽略来自所述上游端口的所述请求；以及
等待来自所述链路伙伴的用于改变所述双向多通道链路的所述链路宽度的确认。


8.根据权利要求5所述的装置，其中，用于将所述双向多通道链路的链路宽度从通道的第一数量改变为通道的第二数量的所述请求包括：用于通过激活所述双向多通道链路上可用的总通道的子集将传输通道的数量从传输通道的第一数量改变为传输通道的第二数量的请求；
所述端口用于：
对要被激活的总通道的所述子集执行链路训练；
在预定时间处在第一数量的通道上并且在总通道的所述子集上发送跳过有序集；
调度在所述第二数量的通道上的数据传输；以及
根据调度在所有活动通道上发送数据。


9.根据权利要求5所述的装置，其中，用于将所述双向多通道链路的链路宽度从通道的第一数量改变为通道的第二数量的所述请求包括：用于通过激活所述双向多通道链路上可用的总通道的子集将接收通道的数量从接收通道的第一数量改变为接收通道的第二数量的请求；
所述端口用于：
确认在总通道的子集上完成了链路训练；
调度在第二数量的通道上的数据接收；以及
在所述第二数量的通道上接收数据。


10.根据权利要求1所述的装置，其中，所述第一方向包括发送方向或接收方向中的一个。


11.一种方法，包括：
跨双向多通道链路向链路伙伴发送用于改变在所述双向多通道链路上的在第一方向上的活动通道的数量的请求，所述请求包括对期望的链路宽度的指示；
从所述链路伙伴接收用于将所述双向多通道链路上的在所述第一方向上的所述活动通道的数量改变为所述期望的链路宽度的确认；
配置所述双向多通道链路以使用所述期望的链路宽度进行操作；以及
使用所述期望的链路宽度向所述链路伙伴发送或接收数据。

【专利技术属性】
技术研发人员：D·达斯夏尔马，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US