驱动电路、集成器件、电池管理芯片及电池管理系统技术方案

本公开提供了一种驱动电路，用于为控制电池组充电和放电的充电控制晶体管和放电控制晶体管提供控制信号，包括：第一驱动单元，第一驱动单元为放电控制晶体管提供电压控制信号，以便通过电压控制信号来控制放电控制晶体管的导通与断开；以及第二驱动单元，第二驱动单元为充电控制晶体管提供电流控制信号，以便通过电流控制信号来控制放电控制晶体管的导通与断开，其中，充电控制晶体管的栅极与源极之间连接有第一电阻，通过电流控制信号与第一电阻所生成的电压来控制充电控制晶体管的导通与断开。本公开还提供了一种集成器件、电池管理芯片及电池管理系统。

【技术实现步骤摘要】
驱动电路、集成器件、电池管理芯片及电池管理系统
本公开提供了一种驱动电路、集成器件、电池管理芯片及电池管理系统。
技术介绍
在电池管理系统(BMS)中，通常通过充电开关和放电开关来对电池组的充电和放电进行控制。并且充电开关和放电开关由其驱动电路进行驱动。充电开关和放电开关通常有MOS晶体管构成，在对其进行控制时，需要保证其不会被损坏。而且对于集成的驱动电路或者电池管理系统而言，需要保证其系统效率的同时来降低功耗。
技术实现思路
为了解决上述技术问题之一，本公开提供了一种驱动电路、集成器件、电池管理芯片及电池管理系统。根据本公开的一个方面，一种驱动电路，所述驱动电路用于为控制电池组充电和放电的充电控制晶体管和放电控制晶体管提供控制信号，包括：第一驱动单元，所述第一驱动单元为所述放电控制晶体管提供电压控制信号，以便通过所述电压控制信号来控制所述放电控制晶体管的导通与断开；以及第二驱动单元，所述第二驱动单元为所述充电控制晶体管提供电流控制信号，以便通过所述电流控制信号来控制所述放电控制晶体管的导通与断开，其中，所述充电控制晶体管的栅极与源极之间连接有第一电阻，通过所述电流控制信号与所述第一电阻所生成的电压来控制所述充电控制晶体管的导通与断开。根据本公开至少一个实施方式的驱动电路，充电控制晶体管和放电控制晶体管为NMOS晶体管或PMOS晶体管。根据本公开至少一个实施方式的驱动电路，充电控制晶体管的源极连接充电器/负载端，所述充电控制晶体管的栅极接收所述电流控制信号，所述充电控制晶体管的漏极连接所述放电控制晶体管的漏极，所述放电控制晶体管的栅极接收所述电压控制信号，所述放电控制晶体管的源极连接电池组端。根据本公开至少一个实施方式的驱动电路，驱动电路的驱动电压通过电压转换单元所形成，所述电压转换单元将所述电池组的最高电压降压转换为第一电压，并且所述第一电压被升压转换为所述驱动电压。根据本公开至少一个实施方式的驱动电路，通过电荷泵或者升压电路来将所述第一电压被升压转换为所述驱动电压。根据本公开至少一个实施方式的驱动电路，第一驱动单元为：第一PMOS晶体管的源极连接所述驱动电路的驱动电压并且第二PMOS晶体管的源极连接所述驱动电压，第一PMOS晶体管的栅极连接第二PMOS晶体管的栅极，第一PMOS晶体管的漏极与栅极连接，第一PMOS晶体管的漏极连接第三晶体管的源极，第二PMOS晶体管的漏极连接第四PMOS晶体管的源极，第三PMOS晶体管的栅极连接第四PMOS晶体管的栅极，第三PMOS晶体管的漏极与栅极连接，并且第三PMOS晶体管的漏极连接第二电阻的第一端，第四PMOS晶体管的漏极连接第一齐纳二极管的阴极，第二电阻的第二端连接第一NMOS晶体管的漏极，第一NMOS晶体管的源极连接参考地，第一NMOS晶体管的栅极连接使能信号，通过使能信号来控制第一NMOS晶体管导通或断开，第一齐纳二极管的阳极连接第二齐纳二极管的阴极，并且第二齐纳二极管的阳极连接参考地，第二NMOS晶体管的栅极通过第三电阻连接第四PMOS晶体管的漏极，第二NMOS晶体管的漏极连接至驱动电压，并且第二NMOS晶体管的源极连接至第四电阻的第一端，第二NMOS晶体管的栅极和源极通过第三齐纳二极管连接，其中第三齐纳二极管的阳极连接第二NMOS晶体管的源极，第三齐纳二极管的阴极连接第二NMOS晶体管的栅极，第三NMOS晶体管的漏极连接至第四PMOS晶体管的漏极，第三NMOS晶体管的源极连接参考地，并且第三NMOS晶体管的栅极经由反相器136连接至使能信号，反相器的输出端还连接第四NMOS晶体管的栅极，第四NMOS晶体管的源极连接参考地，第四NMOS晶体管的漏极连接第五电阻的第二端，第五电阻的第一端连接第四电阻的第二端，第四电阻和第五电阻的连接点作为电压控制信号的输出端。根据本公开至少一个实施方式的驱动电路，第二驱动单元为：第五PMOS晶体管的源极连接驱动电压，第六PMOS晶体管的源极连接驱动电压，第五PMOS晶体管的栅极与第六PMOS晶体管的栅极连接，第五PMOS晶体管的栅极连接第五PMOS晶体管的漏极，第五PMOS晶体管的漏极连接第七PMOS晶体管的源极，第六PMOS晶体管的漏极连接第八PMOS晶体管的源极，第七PMOS晶体管的栅极连接第八PMOS晶体管的栅极，第七PMOS晶体管的漏极与栅极连接，第七PMOS晶体管的漏极连接第六电阻的第一端，第四PMOS晶体管114的漏极连接第七电阻的第一端，第五NMOS晶体管的漏极连接第六电阻的第二端，第五NMOS晶体管的源极连接参考地，第五NMOS晶体管的栅极连接使能信号，第七电阻的第二端提供所述电流控制信号。根据本公开至少一个实施方式的驱动电路，通过第四PMOS晶体管的漏极来提供所述电流控制信号。根据本公开的一个方面，一种集成器件，集成有如上任一项所述的驱动电路。根据本公开的一个方面，一种电池管理芯片，包括：如上任一项所述的驱动电路；电压转换单元，所述电压转换单元将所述电池组的最高电压转换为驱动电路的驱动电压。根据本公开至少一个实施方式的电池管理芯片，电压转换单元将所述电池组的最高电压降压转换为第一电压，并且所述第一电压被升压转换为所述驱动电压。根据本公开至少一个实施方式的电池管理芯片，还包括：控制逻辑单元，所述控制单元根据电流检测信号、温度检测信号、和/或电池电压检测信号来生成提供至所述驱动电路的控制信号，并且所述驱动电路根据该控制信号来提供所述电流控制信号和所述电压控制信号。根据本公开至少一个实施方式的电池管理芯片，还包括电压采集单元，所述电压采集单元能够采集电池组中每节电池的电压，并且将采集电压提供至所述控制逻辑单元来作为电池电压检测信号。根据本公开的一个方面，一种电池管理系统，包括：如上任一项所述的驱动电路；以及充电控制晶体管和放电控制晶体管，所述驱动电路向所述充电控制晶体管提供电流控制信号并且向所述放电控制晶体管提供电压控制信号，以控制所述充电控制晶体管和放电控制晶体管的导通与断开。附图说明附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。图1示出了根据本公开一个实施方式的充放电开关控制的示意图。图2示出了根据本公开一个实施方式的充放电开关控制的示意图。图3示出了根据本公开一个实施方式的放电开关控制电路的示意图。图4示出了根据本公开一个实施方式的充电开关控制电路的示意图。图5示出了根据本公开一个实施方式的电压转换的示意图。图6示出了根据本公开一个实施方式的电压转换的示意图。图7示出了根据本公开一个实施方式的电压转换的示意图。图8示出了根据本公开一个实施方式的电压转换的示意图。图9示出了根据本公开一个实施方式的电压转换的示意图。图10示出了根据本公开一个实施方式的本文档来自技高网...

【技术保护点】
1.一种驱动电路，所述驱动电路用于为控制电池组充电和放电的充电控制晶体管和放电控制晶体管提供控制信号，其特征在于，包括：/n第一驱动单元，所述第一驱动单元为所述放电控制晶体管提供电压控制信号，以便通过所述电压控制信号来控制所述放电控制晶体管的导通与断开；以及/n第二驱动单元，所述第二驱动单元为所述充电控制晶体管提供电流控制信号，以便通过所述电流控制信号来控制所述放电控制晶体管的导通与断开，其中，所述充电控制晶体管的栅极与源极之间连接有第一电阻，通过所述电流控制信号与所述第一电阻所生成的电压来控制所述充电控制晶体管的导通与断开。/n

【技术特征摘要】
1.一种驱动电路，所述驱动电路用于为控制电池组充电和放电的充电控制晶体管和放电控制晶体管提供控制信号，其特征在于，包括：
第一驱动单元，所述第一驱动单元为所述放电控制晶体管提供电压控制信号，以便通过所述电压控制信号来控制所述放电控制晶体管的导通与断开；以及
第二驱动单元，所述第二驱动单元为所述充电控制晶体管提供电流控制信号，以便通过所述电流控制信号来控制所述放电控制晶体管的导通与断开，其中，所述充电控制晶体管的栅极与源极之间连接有第一电阻，通过所述电流控制信号与所述第一电阻所生成的电压来控制所述充电控制晶体管的导通与断开。


2.如权利要求1所述的驱动电路，其特征在于，所述充电控制晶体管和放电控制晶体管为NMOS晶体管或PMOS晶体管。


3.如权利要求2所述的驱动电路，其特征在于，所述充电控制晶体管的源极连接充电器/负载端，所述充电控制晶体管的栅极接收所述电流控制信号，所述充电控制晶体管的漏极连接所述放电控制晶体管的漏极，所述放电控制晶体管的栅极接收所述电压控制信号，所述放电控制晶体管的源极连接电池组端。


4.如权利要求1至3中任一项所述的驱动电路，其特征在于，所述驱动电路的驱动电压通过电压转换单元所形成，所述电压转换单元将所述电池组的最高电压降压转换为第一电压，并且所述第一电压被升压转换为所述驱动电压。


5.如权利要求4所述的驱动电路，其特征在于，通过电荷泵或者升压电路来将所述第一电压被升压转换为所述驱动电压。


6.如权利要求1所述的驱动电路，其特征在于，所述第一驱动单元为：第一PMOS晶体管的源极连接所述驱动电路的驱动电压并且第二PMOS晶体管的源极连接所述驱动电压，第一PMOS晶体管的栅极连接第二PMOS晶体管的栅极，第一PMOS晶体管的漏极与栅极连接，第一PMOS晶体管的漏极连接第三晶体管的源极，第二PMOS晶体管的漏极连接第四PMOS晶体管的源极，第三PMOS晶体管的栅极连接第四PMOS晶体管的栅极，第三PMOS晶体管的漏极与栅极连接，并且第三PMOS晶体管的漏极连接第二电阻的第一端，第四PMOS晶体管的漏极连接第一齐纳二极管的阴极，第二电阻的第二端连接第一NMOS晶体管的漏极，第一NMOS晶体管的源极连接参考地，第一NMOS晶体管的栅极连接使能信号，通过使能信号来控制第一NMOS晶体管导通或断开，第一齐纳二极管的阳极连接第二齐纳二极管的阴极，并且第二齐纳二极管的阳极连接参考地，第二NMOS晶体管的栅极通过第三电阻连接第四PMOS晶体管的漏极，第二NMOS晶体管的漏极连接至驱动电压，并且第二NMOS晶体管的源极连接至第四电阻的第一端，第二NMOS晶体管的栅极和源极通过第三齐纳二极管连接，其中第...

【专利技术属性】
技术研发人员：周号，
申请(专利权)人：珠海迈巨微电子有限责任公司，
类型：发明
国别省市：广东;44