一种快速电流镜电路制造技术

本申请涉及一种快速电流镜电路，其包括电流镜单元和源跟随器，电流镜单元包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I

【技术实现步骤摘要】
一种快速电流镜电路
本申请涉及半导体集成电路
，特别涉及一种快速电流镜电路。
技术介绍
目前电流镜在各种模拟电路的设计中应用非常普遍，常规的是作为一种静态电路，主要考虑其镜像精度，当输入电流的变化时，输出电流稳定需要一段延迟时间。而一些应用对于这种延迟有着严格要求，比如在G/EPON突发激光驱动器以及高速电流型数模转换器中，均要求输出电流能较快的跟随输入电流。参见图1所示，相关技术中的电流镜电路直接由两个尺寸具有一定比例的NMOS管构成，分别记为NM1管和NM2管，NM1管的栅极同时与NM2管的栅极、NM1管的漏极均相连，NM1管的漏极与输入电流IIN相连，NM2管的漏极输出电流IOUT。只考虑稳态电流时，假设NM1管和NM2管的尺寸比例为1：N，由于两个NMOS管的栅极电位相等，源级电位均为0，因此当其工作在饱和区的时候，稳态电流比IOUT：IIN＝N:1，从而实现电流镜设计。当考虑电流变化时，比如输入电流从0变化到IIN时，两个NMOS管栅极电压由0逐步上升，这种电压上升是通过给栅极的各种寄生电容进行充电实现的，然而，栅极的寄生电容往往较大，导致充电时间较长，尤其是镜像电流较小时。同理，输入电流从IIN变化到0时，栅极的寄生电容的放电较慢，而且当栅极电压低于NMOS阈值时，放电电流大大减小，导致稳定时间比充电更长、镜像输出的延迟较长。
技术实现思路
本申请实施例提供一种快速电流镜电路，以解决相关技术中栅极寄生电容的充放电时间长、镜像输出的延迟较长的技术问题。>第一方面，提供了一种快速电流镜电路，其包括：电流镜单元，其包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流IIN、输出电流IOUT；源跟随器，其与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流IIN的连接点相连，其用于根据输入电流IIN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟。一些实施例中，所述源跟随器包括第五晶体管Q5和恒流源ISS，所述第五晶体管Q5和恒流源ISS串联后一端连接电源VCC，另一端接地，所述第五晶体管Q5和恒流源ISS的连接点、所述第五晶体管Q5的栅极分别与两个电流镜的栅极连接点相连，且所述第五晶体管Q5的栅极与两个电流镜连接输入电流IIN的连接点相连。一些实施例中，两个电流镜分别包括互为镜像的第一晶体管Q1和第二晶体管Q2、互为镜像的第三晶体管Q3和第四晶体管Q4，所述第一晶体管Q1和第三晶体管Q3串联后一端连接电源VCC，另一端接地，所述第二晶体管Q2和第四晶体管Q4串联后一端连接电源VCC，另一端接地，且所述第一晶体管Q1和第三晶体管Q3的连接点与输入电流IIN相连，所述第二晶体管Q2和第四晶体管Q4的连接点与输出电流IOUT相连。一些实施例中，所述源跟随器包括第五晶体管Q5和恒流源ISS，所述第五晶体管Q5和恒流源ISS串联后一端连接电源VCC，另一端接地，所述第五晶体管Q5和恒流源ISS的连接点、所述第五晶体管Q5的栅极分别与两个电流镜的栅极连接点相连，且所述第一晶体管Q1和第三晶体管Q3的连接点与所述第五晶体管Q5的栅极相连。一些实施例中，所述第五晶体管Q5为PMOS管，所述第一晶体管Q1和第二晶体管Q2的栅极连接点NG与所述第五晶体管Q5的栅极相连，所述第三晶体管Q3和第四晶体管Q4的栅极连接点PG与所述第五晶体管Q5和恒流源ISS的连接点相连。一些实施例中，所述第五晶体管Q5为NMOS管，所述第一晶体管Q1和第二晶体管Q2的栅极连接点NG与所述第五晶体管Q5和恒流源ISS的连接点相连，所述第三晶体管Q3和第四晶体管Q4的栅极连接点PG与所述第五晶体管Q5的栅极相连。一些实施例中，所述第一晶体管Q1和第二晶体管Q2均为NMOS管，所述第三晶体管Q3和第四晶体管Q4均为PMOS管。一些实施例中，每个电流镜均包括两个共源共栅的晶体管，其中一个电流镜的两个晶体管均为PMOS管，另外一个电流镜的两个晶体管均为NMOS管。一些实施例中，每个电流镜的两个晶体管的元器件参数均相同。一些实施例中，两个电流镜的尺寸比例相同。本申请提供的技术方案带来的有益效果包括：缩短了栅极寄生电容的充放电时间，减小镜像输出的延迟，可以满足对镜像延迟要求较高的应用场景。本申请实施例提供了快速电流镜电路，由于源跟随器与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流IIN的连接点相连，从而使得所述源跟随器可以根据输入电流IIN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟，可以满足对镜像延迟要求较高的应用场景。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的电流镜电路的电路图；图2为本申请实施例提供的第一种快速电流镜电路的电路图；图3为本申请实施例提供的第二种快速电流镜电路的电路图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。参见图2所示，本申请实施例提供了一种快速电流镜电路，其包括：电流镜单元和源跟随器。电流镜单元包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地VSS，且两个电流镜的两个连接点分别连接输入电流IIN、输出电流IOUT；源跟随器与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流IIN的连接点相连，所述源跟随器用于根据输入电流IIN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟。本申请实施例的快速电流镜电路的工作原理为：当输入电流IIN为0时，源跟随器为电流镜的栅极连接点提供常通电流，此时，NG点的电压不为0，NG点的寄生电容无论是充电还是放电，都可以省去0上升至阈值VTH或阈值VTH下降到0的这段时间，大大提高了电路的稳定速度，缩短了栅极寄生电容的充放电时间，减小镜像输出的延迟；当输入电流IIN由0上升至Imax时，源跟随器会使PG点电位上升，进而使得第四晶体管Q4的电流会下降，并调整NG点的电位变化，使NG点的电位变化更小，减小了NG点寄生电容的充放电时间，减小镜像输出的延迟。本申请实施例的快速电流镜电路，由于源跟随器与两个电流镜的栅极连接点均相连，且与两本文档来自技高网...

【技术保护点】
1.一种快速电流镜电路，其特征在于，其包括：/n电流镜单元，其包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流I

【技术特征摘要】
1.一种快速电流镜电路，其特征在于，其包括：
电流镜单元，其包括两个共源共栅的电流镜，两个电流镜串联后一端连接电源VCC，另一端接地，且两个电流镜的两个连接点分别连接输入电流IIN、输出电流IOUT；
源跟随器，其与两个电流镜的栅极连接点均相连，且与两个电流镜连接输入电流IIN的连接点相连，其用于根据输入电流IIN的变化动态调整两个电流镜的栅极连接点的电压，以缩短栅极寄生电容的充放电时间，减小镜像输出的延迟。


2.如权利要求1所述的快速电流镜电路，其特征在于：
所述源跟随器包括第五晶体管Q5和恒流源ISS，所述第五晶体管Q5和恒流源ISS串联后一端连接电源VCC，另一端接地，所述第五晶体管Q5和恒流源ISS的连接点、所述第五晶体管Q5的栅极分别与两个电流镜的栅极连接点相连，且所述第五晶体管Q5的栅极与两个电流镜连接输入电流IIN的连接点相连。


3.如权利要求1所述的快速电流镜电路，其特征在于：
两个电流镜分别包括互为镜像的第一晶体管Q1和第二晶体管Q2、互为镜像的第三晶体管Q3和第四晶体管Q4，所述第一晶体管Q1和第三晶体管Q3串联后一端连接电源VCC，另一端接地，所述第二晶体管Q2和第四晶体管Q4串联后一端连接电源VCC，另一端接地，且所述第一晶体管Q1和第三晶体管Q3的连接点与输入电流IIN相连，所述第二晶体管Q2和第四晶体管Q4的连接点与输出电流IOUT相连。


4.如权利要求3所述的快速电流镜电路，其特征在于：
所述源跟随器包括第五晶体管Q5和恒流源ISS，所述第五晶体管Q5和...

【专利技术属性】
技术研发人员：许胜国，
申请(专利权)人：烽火通信科技股份有限公司，武汉飞思灵微电子技术有限公司，
类型：发明
国别省市：湖北;42