逻辑计算系统和方法技术方案

由逻辑块４３参照为ＬＵＴ的ＦＰＧＡ数据模块被分为多个模块。多个数据寄存器（４１ａ－４１ｄ）的每个储存多个ＦＰＧＡ数据模块之一。通过参照储存在多个数据寄存器（４１ａ－４１ｄ）的一个或多个的ＦＰＧＡ数据模块，逻辑块（４３）的门电路（４３ａ）和触发器（４３ｂ）产生逻辑输入数据的逻辑功能值。提供逻辑输入数据的逻辑功能值，作为逻辑输出数据。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种由硬件直接执行程序，特别涉及适于执行大尺寸程序的计算系统。
技术介绍
在当代通用计算机执行操作过程时，CPU(中心处理单元)连续解释对应程序的多个操作码。多个操作码被存在存储器中，形成软件。因此，该程序由该软件实现。作为硬件的CPU的结构不能优化用于包含于软件程序中的独立操作过程。因此，在由CPU执行的操作过程期间导致开销高。同时，作为由硬件执行程序的技术，PCT WO 94/10627公报(日本国内公报No.H8-504258)和PCT WO 98/08306公报(日本国内公报No.2000-516418)公开了采用FPGA(现场可编程门阵列)的系统。未审日本专利申请KOKAI公报No.H8-330945公开了在可编程阵列中的动态重新编程。在FPGA中，根据作为程序而从外部输送的配置数据改变由多个逻辑电路实现的逻辑功能。换言之，经FPGA的操作过程的结果取决于对应配置数据的FPGA的硬件结构。FPGA的处理速度不与只用于执行特殊操作过程的ASIC(专用集成电路)一样高。然而，FPGA可以以比常规通用计算机的CPU高的速度执行操作过程。将由目前通用计算机执行的程本文档来自技高网...

【技术保护点】
一种逻辑计算系统，包括：多个数据储存单元（４１ａ－４１ｄ、４９ａ－４９ｄ），这些单元储存多个配置数据模块，每个配置数据模块包括查询表；和包括多个可编程逻辑电路（４３ａ）的逻辑计算单元（４３），其中通过参照被储存在所述多个数据储存单元（４１ａ－４１ｄ、４９ａ－４９ｄ）的至少一个中的至少一个配置数据模块，所述逻辑计算单元提供逻辑输入数据的逻辑功能值，作为逻辑输出数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：三田高司，西原明法，
申请(专利权)人：东京威力科创迪拜思股份有限公司，
类型：发明
国别省市：JP[]