用于抑制电源噪声的半导体集成电路的设计方法技术

根据一个半导体集成电路的设计数据来计算电源线的阻抗，获得所计算出的阻抗的频率特性，并根据所获得的频率特性来更改所述半导体集成电路的设计。作为上述阻抗，可以计算电势不同的电源例如电源和地之间的阻抗，或者可以计算电势基本相同的电源例如电源和Ｎ－阱电源之间的阻抗。通过设计修改，改变了例如布线方法、焊盘数量、电源的隔离、封装类型、电感元件的特性、衬底结构、布线之间的距离、去耦电容、布线的长度和电阻元件的特性。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路的设计方法，并且特别涉及一种用于抑制电源布线中产生的电源噪声的半导体集成电路的设计方法。
技术介绍
为了同时实现高速操作和低功耗，近年来，半导体集成电路采用一种通过分离电源来控制P沟道晶体管的源极电源(VDD)和衬底电源(N阱电源VSUBN)的方法、或采用一种通过分离电源来控制N沟道晶体管的源极电源(VSS)和衬底电源(P衬底电源VSUBP)的方法。注意到，这里所述的“衬底电压”指对抗栅极电势的一个电势，其控制晶体管的沟道中的电荷量，并且在阱内设置晶体管的情况下指的是阱电压。附图说明图12A和12B分别都是示出了一个CMOS反相器结构的图，其中采用一个附加电源来控制电路衬底的电压。如图12A所示，上述CMOS反相器包括一个P沟道晶体管91和一个N沟道晶体管92。这两个晶体管除了三个端子(即，源极、漏极和栅极端子)之外，每个晶体管还具有一个作为第四端子的衬底端子。这两个晶体管的漏极端子彼此相连。所述P沟道晶体管91的源极端子和所述N沟道晶体管92的源极端子分别连接到电源VDD和地VSS。所述P沟道晶体管91的衬底端子连接到N阱电源VSUBN，并且所本文档来自技高网...

【技术保护点】
一种用于设计抑制电源噪声的半导体集成电路的设计方法，包括步骤：根据所述半导体集成电路的设计数据来计算电源线的阻抗；分析所计算出的阻抗，以获得电源噪声的频率特性；以及根据所获得的频率特性来修改所述半导体集成电路的设计。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岛崎健二，佐藤和弘，一宫敬弘，平野将三，高桥正郎，辻川洋行，小岛清次郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]