【技术实现步骤摘要】
本专利技术有关在有多个PCI总线的系统中控制多个PCI总线间数据传输的数据传输控制装置。
技术介绍
有关PCI(Peripheral Component Interconnect外围部件互联)总线的详细内容，已在PCI Local bus Specification(局部总线规格)Rev 2.1等中加以说明。PCI总线的特征为，在32根信号线上时分复用进行地址传输和数据传输。如利用复用进行传输，则在某外围装置的存储装置中，能向其它外围装置高速传输存储在连续地址中那样的数据。通过PCI总线进行数据传输，其必需条件是获得PCI总线上的使用权，能将使用权授于与PCI总线连接的多台设备中的任何一台设备的，是对于PCI总线必定设置的主设备。这时，在两个PCI总线上，与一个PCI总线连接的设备在向与数据传输控制装置连接的外存介质进行突发传输时，为了不使该突发传输中断，在一个数据传输结束后，要在8个时钟周期以内完成下一个数据传输。但是，如图2示出的已有技术的数据传输控制装置动作的时序图所示，在对存储器访问要5个时钟周期、在主PCI总线(以后称P-PCI总线)侧进行数据传输间...
【技术保护点】
一种数据传输控制装置，所述数据传输控制装置是一种和主ＰＣＩ总线及辅助ＰＣＩ总线及外存装置连接、并控制所述主ＰＣＩ总线及所述辅助ＰＣＩ总线与所述外存装置的访问的数据传输控制装置，其特征在于，包括用时钟周期数对所述主ＰＣＩ总线的传输期间进行计数的Ｐ－ＰＣＩ总线侧计数电路、用时钟周期数对所述辅助ＰＣＩ总线的传输期间进行计数的Ｓ－ＰＣＩ总线侧计数电路、根据所述Ｐ－ＰＣＩ总线侧计数电路的计数值和所述Ｓ－ＰＣＩ总线侧计数电路的计数值进行所述主ＰＣＩ总线的ＴＲＤＹ＃的有效（ａｓｓｅｒｔ）时刻控制和所述主ＰＣＩ总线及所述辅助ＰＣＩ总线的访问控制的调度电路、根据所述调度电路的控制对所述主ＰＣ...
【技术特征摘要】
JP 2003-3-4 2003-0564631.一种数据传输控制装置，所述数据传输控制装置是一种和主PCI总线及辅助PCI总线及外存装置连接、并控制所述主PCI总线及所述辅助PCI总线与所述外存装置的访问的数据传输控制装置，其特征在于，包括用时钟周期数对所述主PCI总线的传输期间进行计数的P-PCI总线侧计数电路、用时钟周期数对所述辅助PCI总线的传输期间进行计数的S-PCI总线侧计数电路、根据所述P-PCI总线侧计数电路的计数值和所述S-PCI总线侧计数电路的计数值进行所述主PCI总线的TRDY#的有效(assert)时刻控制和所述主PCI总线及所述辅助PCI总线的访问控制的调度电路、根据所述调度电路的控制对所述主PCI总线和所述辅助PCI总线的访问进行仲裁的仲裁电路、根据所述仲裁电路的仲裁构成所述辅助PCI总线对所述外存装置访问的接口的S-PCI总线接口电路、根据所述仲裁电路的仲裁在所述主PCI总线和所述外存装置之间访问的接口及根据所述调度电路的控制进行TRDY#有效时刻的仲裁的P-PCI总线接口电路、以及对所述主PCI总线或所述辅助PCI总线对所述外存装置的访问进行仲裁的存储器接口电路，在所述主PCI总线对所述外存装置进行突发传输中发生所述辅助PCI总线对所述外存装置访问时，使所述辅助PCI总线就要对所述外存装置访问之前的所述主PCI总线对所述外存装置进行突发传输的TRDY#信号有效期间延迟，使得直到下一个所述主PCI总线对所述外存装置进行突发传输的TRDY#信号有效为止的期间，满足继续突发传输的规格值。2.一种数据传输控制装置，它是一种和主PCI总线及辅助PCI总线及外存装置连接、并控制所述主PCI总线及主PCI总线与所述外存装置的访问的数据传输控制装置，其特征在于，包括用时钟周期数对所述主PCI总线的传输期间进行计数的P-PCI总线侧计数电路、用时钟周期数对所述辅助PCI总线的传输期间进行计数的S-PCI总线侧计数电路、根据所述P-PCI总线侧计数电路的计数值和所述S-PCI总线侧计数电路的计数值进行所述主PCI总线的TRDY#的有效时刻控制和所述主PCI总线及所述辅助PCI总线的访问控制的调度电路、根据所述调度电路的控制对所述主PCI总线及所述辅助PCI总线的访问进行仲裁的仲裁电路、根据所述仲裁电路的仲裁构成所述辅助PCI总线对所述外存装置访问的接口的S-PCI总线接口电路、根据所述仲裁电路的仲裁对所述主PCI总线和...
【专利技术属性】
技术研发人员：河合秀树，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。