用于信号处理的处理器制造技术

一种处理器包括用于在地址的控制之下访问物理存储器的存储器端口。一个处理单元执行在存储器中存储的指令和／或对存储器中存储的数据进行操作。地址生成单元（″ＡＧＵ″）生成一个用于对访问存储器进行控制的地址；ＡＧＵ与多个－Ｎ个寄存器相关联，所述多个寄存器使ＡＧＵ能在地址生成机构的控制之下生成所述地址。存储器单元可操作来保存／加载由一个操作触发的Ｎ寄存器中的ｋ个，其中２＜＝ｋ＜＝Ｎ。为此，所述存储器单元包括用于把ｋ个寄存器连接到要经由存储器端口写入存储器中的一个存储器字的连接器，还包括用于把经由存储器端口从存储器读取的字分到ｋ个寄存器中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种处理器的地址生成单元。
技术介绍
在信号处理中，大比例的算法都使用了通常带高迭代计数且由相对少数的指令组成和/或对相对少数的数据(比如，一行像素块)进行操作的循环。为了提高处理速度，DSP已经配备了所谓的地址生成单元(AGU)。这些单元根据当前地址来生成下一个地址。一些单元支持几种寻址方式。所述单元利用多个寄存器来计算地址，取决于寻址方式。地址生成单元众所周知是用来生成数据地址(有时也称为地址计算单元(ACU))以及生成指令地址(有时也称为循环控制单元)。WO01/04765描述了一种用于处理信号的VLIW处理器。所述处理器包括四个相同的处理元件，其中每个处理元件都具有多个功能单元。每个处理元件都包括作为功能单元的地址生成单元(AGU)。AGU支持七种寻址方式直接寻址、基址加偏址寻址、间接/变址寻址、基址加变址寻址、环形变址寻址和处理元件相对寻址。对于每个寻址方式而言，都利用寄存器来计算地址。对于寻址方式、计算下一个地址的算法、算法所使用的寄存器和示例性硬件实现方面的细节来讲，读者都请参照WO01/04765。VLIW指令包括每个处理元件的指令槽(slot)。将本文档来自技高网...

【技术保护点】
一种处理器，包括：一个存储器端口，用于在一个地址的控制之下访问物理存储器；至少一个处理单元，用于执行在存储器中存储的指令和／或对在存储器中存储的数据进行操作；至少一个地址生成单元（在下面称为″ＡＧＵ″），用于生成一个用于对访问存储器进行控制的地址；所述ＡＧＵ与至少第一组多个－Ｎ个寄存器相关联，其中所述寄存器组使ＡＧＵ能在地址生成机构的控制之下生成所述地址；和存储器单元，可操作来保存／加载由一个操作触发的Ｎ个寄存器中的ｋ个，其中２＜＝ｋ＜＝Ｎ，其中所述存储器单元包括一个连接器，用于把ｋ个寄存器连接到要经由存储器端口写入存储器中的一个存储器字，还包括一个分割器，用于将经由存储器端口从存储器读取的字...

【技术特征摘要】
EP 2002-5-24 02077034.3;EP 2002-9-4 02078619.01.一种处理器，包括一个存储器端口，用于在一个地址的控制之下访问物理存储器；至少一个处理单元，用于执行在存储器中存储的指令和/或对在存储器中存储的数据进行操作；至少一个地址生成单元(在下面称为″AGU″)，用于生成一个用于对访问存储器进行控制的地址；所述AGU与至少第一组多个-N个寄存器相关联，其中所述寄存器组使AGU能在地址生成机构的控制之下生成所述地址；和存储器单元，可操作来保存/加载由一个操作触发的N个寄存器中的k个，其中2＜＝k＜＝N，其中所述存储器单元包括一个连接器，用于把k个寄存器连接到要经由存储器端口写入存储器中的一个存储器字，还包括一个分割器，用于将经由存储器端口从存储器读取的字分到k个寄存器中。2.如权利要求1所述的处理器，其中所述存储器单元可操作来在存储器的一个读/写周期内中执行所述保存/加载。3.如权利要求1所述的处理器，其中k＝N。4.如权利要求1、2或3所述的处理器，其中所述处理器包括至少另外一组多个寄存器，所述另外一组多个寄存器使AGU能在地址生成机构的控制之下生成一个地址；和所述连接器可操作来还将所述至少另外一组寄存器中的至少另外一个寄存器连接到要经由存储器端口写入存储器中的一个存储器字，所述分割器可操作来将经由存储器端口从存储器中读取的一个字分...

【专利技术属性】
技术研发人员：CH范伯克，PPE梅维斯森，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]