用于执行数字调制和解调的灵活方法及装置制造方法及图纸

一种基于编程指令处理数据的方法，包括通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射来引用存储器中的许多存储单元，以及把数据从存储器中引用的存储单元传给处理单元。处理单元并发地从多个缓冲器中的独立缓冲器接收输入及输出到多个缓冲器中的另一个缓冲器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及能够传送信号的通信系统。本专利技术尤其涉及用于执行数字调制和解调的灵活方法及装置。
技术介绍
通常，传统的数字通信系统包括基带子系统，其中所接收的信号受到解调而所传送的信号受到调制。已经实施的基带子系统中的解调器利用了专用集成电路(ASIC)或数字信号处理器(DSP)或者这两者的结合。但是，已知的解调器实施方案有显著的缺陷。图1说明扩频解调器10的传统实施方案。解调器10包括一个合并器12，该合并器合并从指状元件(Finger)1、2直到指状元件N(此后统称为指状元件14)所接收的信号。指状元件14是每个多路径处理实体或者“路径”的硬件逻辑电路的实例。合并器12及时地对来自指状元件14的信号进行去漂移(de-skew)或者定位，并将这些信号加在一起以形成被传送信号值的估计值。一旦达到稳定状态，合并器12的输出即与在天线处的信号接收同步进行。解调器10有若干缺点。例如，在使用解调器10时的几个缺点起因于基于来自主定时器16的时钟信号的同步处理。另一缺点是解调器10使用了指状元件14的多个静态实例。指状元件14的数量是基于可能的最坏情况的信道状态来选择的，代表所需门电路的最大可能数量。为了支持越来越多的多路径信号并与先进的无线技术如MIMO(多输入多输出天线)兼容，目前的传统体系结构一直在使越来越多的指状元件实例化。指状元件越多则需要的功率越多。解调器10的另一个缺点是指状元件14的缓慢的分配或去分配导致浪费功率。通过分配和去分配来接通和关断指状元件14是一种相对缓慢的过程。结果，在路径衰耗(path dying)和指状元件的关断之间有显著的延迟。这导致更高的功率消耗而性能上没有相应的提高。解调器10的又一缺点起因于用于指状元件14的时钟以及各指状元件14并行工作这一事实。所有的指状元件14都是基于一个时钟信号而同步的，不管是否使用(指定)特定的指状元件及其使用多长时间。即使在去分配时，时钟控制的指状元件仍然消耗可观的功率。甚至当一个指状元件被分配并且正在解调一个所需的强路径，它仍然被时钟控制在远远超过产生有用输出的速率上。因此，功率被浪费了。通常，时钟缓冲器使用1/3的装置功率，即使并没有执行有用的处理。解调器10还有一个缺陷是静态比特宽度(static bit width)的设计，这种设计是为最坏情况的操作设置的。当不需要解调全部数目的比特时，这一设计造成额外的功率消耗。大多数时候，实际上需要较少比特。上述解调器的再一个缺陷是从功率角度看，它的构造使得MIMO解决方案成本高而无效。在多输出(MO)的情况下，指状元件的数量必须加倍以取得预定的分集效应。对于多输入(MI)技术，如STS和STTD，必须对每个指状元件附加一个倍增器，且所有指状元件被迫总是处理两个进入的天线流(antenna streams)。这种低效率导致更多的指状元件，而它们只是加重了上面讨论的功率问题。因此，需要通过使用一种能够以最优方式解调多路径扩频信号的单个解调元件来减少电路的复杂性、门电路数量和功率消耗。此外，需要提供一种改进的解调多路径信号的方法。另外，需要用于执行数字调制和解调的灵活方法和装置。再者，需要有通用的电路，用于数字通信系统中的传送和接收两种操作。
技术实现思路
一个示范性实施例涉及基于被编程指令来处理数据的方法。所述方法包括通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射来引用存储器中的许多存储单元，以及把数据从存储器中引用的存储单元传给处理单元。处理单元并发地从多个缓冲器中的独立缓冲器接收输入及输出到多个缓冲器中的另一个缓冲器。另一个示范性实施例涉及可操作处理通信信号的装置。所述装置包括多个缓冲器，一个控制器，控制器包括被配置以通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射来引用存储器中的许多存储单元的编程指令，以及一个处理单元，其并发地从多个缓冲器中的独立缓冲器接收输入及输出到多个缓冲器中的另一个缓冲器。另一个示范性实施例涉及处理通信信号的系统。所述系统包括通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射来引用存储器中的许多存储单元的装置，以及用于把数据从存储器中引用的存储单元传给处理单元的装置，其中所述处理单元并发地从多个缓冲器中的独立缓冲器接收输入及输出到多个缓冲器中的另一个缓冲器。在查阅以下的附图、详细描述和所附的权利要求之后，本专利技术的其他原则特征和优点对于本领域的技术人员将是明显的。附图说明以下将参考附图描述各示范性实施例，其中相同的编号将表示相同的元件，而且图1是一个传统的扩频解调器的图解表示；图2是依据一个示范性实施例的多路径处理系统的图解表示；图3是比较传统解调器与图2所示系统的解调器的操作的图解表示；图4是依据一个示范性实施例的最少缓冲器操作的图解表示；图5是另一个示范性缓冲器操作的图解表示；图6是依据一个示范性实施例的累加最大比值合并(AccumulatedMaximal Ratio Combining，A-MRC)处理操作的图解表示；图7是依据一个示范性实施例的累加最大比值合并(A-MRC)算法处理单元的图解表示； 图8是图7的累加最大比值合并(A-MRC)解扩频器的图解表示；图9是图6的累加最大比值合并(A-MRC)算法的更详细的图解表示；图10是图7的累加最大比值合并(A-MRC)算法处理单元的更详细的图解表示；图11是一个多输入(MI)的传统指状元件的图解表示；图12是一个传统的多输出(MO)接收器的图解表示；图13是依据一个示范性实施例的具有MIMO的累加最大比值合并(A-MRC)的处理器的图解表示；图14是一个示范性窗口搜索过程的第一阶段的图解表示；图15是一个示范性窗口搜索过程的第二阶段的图解表示；图16是依据一个示范性实施例的窗口搜索器实施方案的图解表示；图17是比较一个示范性实施例的频率搜索特征和传统处理的图解表示；图18是依据一个示范性实施例的收敛搜索器操作的图解表示；图19是包含在图18的收敛搜索器操作中的软件合并器操作的图解表示；图20是依据一个示范性实施例的收敛搜索器实施方案的图解表示；图21是描述图18的收敛搜索器实施方案中的操作的状态图；图22是依据一个示范性实施例的通信系统的图解表示；图23是图22中的通信系统的处理器的图解表示；图24是图22中的通信系统的处理器的图解表示；图25是描述图23中的通信系统的控制状态机的操作状态的状态图；图26是依据一个示范性实施例的缓冲器操作的图解表示；图27是图24的地址生成器的图解表示；图28是图23中的处理器的单元A的图解表示；图29是图23中的处理器的输入移位器的图解表示；图30是图23中的处理器的输出移位器的图解表示； 图31是图23中的处理器的单元B的图解表示；图32是图23中的处理器的单元C的图解表示；图33是一个时序图的图解表示；图34是说明图23中的处理器的指令集的操作状态的状态图；图35是依据一个示范性实施例的802.11a/b/g多模式程序的状态机图；以及图36是依据一个示范性实施例的只有传输处理的OFDM状态图。具体实施例方式根据至少一个实施例，图2图示说明了一个包括处理器20的多路径通信处理系统，处理器20接收来自样本缓冲器22的子码片样本形本文档来自技高网...

【技术保护点】
一种基于编程指令处理数据的方法，所述方法包括：通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射，来引用存储器中的多个存储单元；和将来自被引用的所述存储器中的存储单元的数据传送给一处理单元，其中该处理单元同时从所述 多个缓冲器中的独立缓冲器接收输入，并且输出到所述多个缓冲器中的另一个缓冲器。

【技术特征摘要】
US 2002-7-3 60/393,6331.一种基于编程指令处理数据的方法，所述方法包括通过形成地址和对应于多个缓冲器中的独立缓冲器的正确缓冲器映射，来引用存储器中的多个存储单元；和将来自被引用的所述存储器中的存储单元的数据传送给一处理单元，其中该处理单元同时从所述多个缓冲器中的独立缓冲器接收输入，并且输出到所述多个缓冲器中的另一个缓冲器。2.如权利要求1所述的方法，进一步包括选择性地将来自所述独立缓冲器的数据引导到多个处理单元中的一个处理单元，其中所述一个处理单元是被配置用来执行有限冲激响应操作的。3.如权利要求1所述的方法，进一步包括选择地将来自所述独立缓冲器的数据引导到多个处理单元中的一个处理单元，其中所述一个处理单元是被配置用来执行快速傅里叶变换操作的。4.如权利要求1所述的方法，进一步包括选择性地将来自所述独立缓冲器的数据引导到多个处理单元中的一个处理单元，其中所述一个处理单元是被配置用来执行向量处理操作的。5.如权利要求4所述的方法，进一步包括累加连续输出的结果。6.如权利要求4所述的方法，其中所述向量处理操作包括驱动向量计算的单个指令。7.如权利要求1所述的方法，进一步包括多个处理单元，所述多个处理单元在使用时被通电，在不使用时被断电。8.如权利要求1所述的方法，进一步包括多个处理单元，所述多个处理单元在使用时具有一个启用时钟脉冲，在不使用时具有一个禁用时钟脉冲。9.如权利要求8所述的方法，其中所述多个处理单元包括被配置用来执行有限冲激响应滤波操作的第一处理单元，被配置用来执行快速傅里叶变换操作的第二处理单元，和被配置用来执行向量处理操作的第三处理单元。10.如权利要求1所述的方法，其中将来自被引用的所述存储器中的存储单元的数据传送给一处理单元包括将数据传送给一比特移位单元，该比特移位单元被配置用来移动被传送数据比特，以及将移位的被传送数据比特传送到所述处理单元。11.如权利要求1所述的方法，进一步包括将数据从所述处理单元传送给一比特移位单元，该比特移位单元被配置用来根据编程指令而移位被传送数据比特。12.一种处理通信信号的可操作装置，所述装置包括多个缓冲器；一控制器，其包含编程指令，所述编程指令被配置用来通过形成地址以及对应于所述多个缓冲器中的独立缓冲器的正确缓冲器映射，而引用存储器中的多个存储单元；以及一处理单元，其同时从所述多个缓冲器中的独立缓冲器接收输入，并且输出到所述多个缓冲器中的另一个缓冲器。13.如权利要求12所述的装置，进一步包括多个处理单元，其包括被配置用来执行有限冲激响应滤波操作的第一处理单元，被配置用来执行快速傅里叶变换操作的第二处理单元，以及被配置用来执行向量处理操作的第三处理单元。14.如权利要求13所述的装置，其中所述的第一、第二和第三处理单元从所述多个缓冲器选择性地接收信号样本，在所接收的信号样本上执行操作并将所执行操作的结果传送给所...

【专利技术属性】
技术研发人员：RW波伊赛尔，TJ迈尔斯，TQ阮，
申请(专利权)人：科马塞克有限公司，
类型：发明
国别省市：US[美国]