用于事件同步特别是针对容错系统处理器的方法技术方案

对于冗余系统设置多个相同构造的处理器板，它们以锁步（ｌｏｃｋｓｔｅｐ）模式运行。为实现一个锁步系统的基本前提是所有在板中包含的部件亦即ＣＰＵ、芯片组、主存储器等的确定性响应。在此确定性响应意味着，在无错误的情况下当给这些部件在相同时刻受到相同激励时这些部件在相同时刻提供相同结果。确定性响应此外还以应用脉冲同步接口为前提。异步接口在许多情况下在系统中引起时间上的某种不精确性，由此不能正确保持系统的脉冲同步的整体响应。然而为了能够执行锁步操作，本发明专利技术提供一种外部事件同步的方法，所述外部事件引向一个组件（ＣＰＵ），并对其施加影响，因此外部事件要通过缓冲器单元缓存，其中在缓冲器单元中存储的外部事件在该组件的一种独特的运行模式中由该组件的一个执行单元（ＥＵ）调用，和其中该组件相应于满足一个可预先给定的或者预先给定的反映所执行的指令数的条件而进入这种运行模式。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
在电信系统中，在数据中心和其他高可用性系统中在许多场合使用直到上百个所谓的处理器板，以便提供所需要的计算能力。一个这样的处理器板典型地由一个处理器或者CPU(Central Processing Unit)、一个芯片组、主存储器和外设组件组成。每年典型的处理器板出现硬件故障的概率在一位百分点的范围。由于在一个系统中包括很大数目的处理器板，所以在一年的时间段内任一硬件部件故障产生的概率非常高，其中一个这样的单一故障，如果不采取适当的预防措施的话，能够引起全系统故障。特别对于电信系统，越来越多地也对于数据中心，提出高系统可用性的要求。这例如以百分比表示，或者给出每年最大许可故障时间。典型的要求是例如可用性＞99.999％或者年不可用性最高为数分钟。因为在硬件故障的场合处理器板的更换和服务的重新建立需要时间，这一时间在数十分钟到数小时的范围，所以对于硬件故障必须在系统级采取相应预防措施，以便能够满足对于系统可用性的要求。对于保持对系统可用性的这种高要求的已知的解决方案是提供冗余系统部件。已知方法可以分成两大类基于软件的方法和基于硬件的方法。在基于软件的方法中通常使用中间件。然而基于软件的解决本文档来自技高网...

【技术保护点】
一种外部事件同步的方法，所述外部事件被引向一个组件（ＣＰＵ），并对其施加影响，因此将外部事件缓存，其中，所述的存储的外部事件在该组件的一种独特的运行模式中由该组件的至少一个执行单元（ＥＵ）调用，和其中，该组件相应于满足一个通过指令预先给定的或者固定地预先给定的条件而进入这种运行模式。

【技术特征摘要】
EP 2002-9-12 02020602.51.一种外部事件同步的方法，所述外部事件被引向一个组件(CPU)，并对其施加影响，因此将外部事件缓存，其中，所述的存储的外部事件在该组件的一种独特的运行模式中由该组件的至少一个执行单元(EU)调用，和其中，该组件相应于满足一个通过指令预先给定的或者固定地预先给定的条件而进入这种运行模式。2.根据权利要求1的方法，其特征在于，如果通过该组件的一个比较单元(K)获知一个计数器单元(CIC)与一个寄存器单元(MIR)一致，则执行到独特的运行模式的切换，其中该寄存器单元(MIR)的内容可通过指令预先给定，而该计数器单元(CIC)包含从上次切换到独特运行模式起由执行单元执行的指令数。3.根据权利要求1或2之一的方法，其特征在于，在一个具有至少两个组件(CPU)的冗余系统中，为这些组件(CPU)设置一个相同的指令序列，由这些组件在独特的运行模式中调用相同的外部事件。4.根据权利要求3的方法，其特征在于，在独特运行模式中通过一种控制来保持一个较快的组件(CPU)，直到一个较慢的组件达到该独特运行模式的结束。5.处理器组件(CPU)，该处理器组件具有至少下列单元-至少一个执行单元(EU)，-至少一个计数器...

【专利技术属性】
技术研发人员：P佩勒斯卡，D施纳贝尔，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]