一种基于差分采样的剩余时间采样电路和时间数字转换器制造技术

本发明专利技术公开了一种基于差分采样的剩余时间采样电路和时间数字转换器，所述时间数字转换器包括CTDC、FTDC、剩余时间采样电路、温度计码/二进制码转换电路、串行输出电路、压控锁相环电路；所述剩余时间采样电路可通过基于灵敏放大器的仲裁器采样CTDC输出与Stop信号进行仲裁输出对称性的相反信号作为控制信号；将输入时间间隔，即Start信号和Stop信号上升沿之间的时间差首先通过CTDC进行量化，量化结果通过译码器输出4位最高有效位；剩余时间采样电路提取CTDC的剩余时间，并且将其转换为信号SE和FE上升沿之间的时间差输入到FTDC中进行再次量化，量化结果通过译码器生成7位的最低有效位；控制电路检测到FTDC量化结束信号后关闭FTDC量化行为，并且开启串行电路的输出。

【技术实现步骤摘要】
一种基于差分采样的剩余时间采样电路和时间数字转换器
本专利技术涉及半导体集成电路领域，尤其涉及一种基于差分采样的剩余时间采样电路以及基于门控环形振荡器的两级时间数字转换器(Time-to-DigitalConverter,TDC)。
技术介绍
剩余时间采样电路应用于两级或多级时间数字转换器的设计中，将粗量化TDC中的时间余量采集转移到细量化TDC中。时间数字转换器用于将信号之间的时间间隔转化为相应的数字，并且将其输出。目前，TDC广泛运用于激光测距、3D成像、量子通信、核物理等科研领域，各种结构的TDC层出不穷，以满足各类工程和科研领域的需求。随着半导体工艺水平大幅提高，对时间的测量精度也逐渐提高，渐渐达到飞秒的分辨率。同时数字门电路的延时和低功耗随着工艺都在减小，因此时域和数字域电路的性能和功耗的表现都在不断提高，这使得我们可以在时域和数字域得到更高的分辨率和更好的线性度。
技术实现思路
为了解决上述技术问题，本专利技术提供一种低功耗、精确高的基于差分采样的剩余时间采样电路和一种高分辨率、高线性度、较大量程和自动复本文档来自技高网...

【技术保护点】
1.一种差分采样的剩余时间采样电路，其特征在于：包括基于灵敏放大器的仲裁器、缓冲器和由四个MOS串联的反相器，其中，仲裁器和缓冲器的输出作为反相器的输入信号，为了使输入信号能够正确的被采样到，需要保证信号经过缓冲器的时间大于经过仲裁器的时间；采用对称式结构，保证对CTDC输出信号提取过程中引入的延时等于对Stop信号提取过程中引入的延时，从而使最终采集的时间余量与实际剩余时间相等；基于灵敏放大器的仲裁器对CTDC输出信号和Stop信号进行比较，输出对称性的相反信号作为由四个MOS管构成反相器的开关控制信号。/n

【技术特征摘要】
1.一种差分采样的剩余时间采样电路，其特征在于：包括基于灵敏放大器的仲裁器、缓冲器和由四个MOS串联的反相器，其中，仲裁器和缓冲器的输出作为反相器的输入信号，为了使输入信号能够正确的被采样到，需要保证信号经过缓冲器的时间大于经过仲裁器的时间；采用对称式结构，保证对CTDC输出信号提取过程中引入的延时等于对Stop信号提取过程中引入的延时，从而使最终采集的时间余量与实际剩余时间相等；基于灵敏放大器的仲裁器对CTDC输出信号和Stop信号进行比较，输出对称性的相反信号作为由四个MOS管构成反相器的开关控制信号。


2.一种利用权利要求1所述的剩余时间采样电路设计的基于门控环形振荡器的两级时间数字转换器，其特征在于，包括CTDC、FTDC、剩余时间采样电路、温度计码/二进制码转换电路、串行输出电路、压控锁相环电路；
将输入时间间隔，即Start信号和Stop信号上升沿之间的时间差首先通过CTDC进行量化，量化结果通过译码器输出4位最高有效位；剩余时间采样电路提取CTDC的剩余时间，并且将其转换为信号SE和FE上升沿之间的时间差输入到FTDC中进行再次量化，量化结果通过译码器生成7位的最低有效位；控制电路检测到FTDC量化结束信号后关闭FTDC量化行为，并且开启串行电路的输出。


3.根据权利要求2所述的一种时间数字转换器，其特征在于，包括：采用压控延时链作为高段TDC结构扩大测量量程，低段TDC采用游标卡尺型环形振荡器结构实现高的分辨率，并且加入计数器减小电路面积，同时将结束信号反馈到使能信号生成电路中减小电路功耗。


4.根据权利要求2所述的一种时间数字转换器，其特征在于，在CTDC和延时锁相环电路的...

【专利技术属性】
技术研发人员：张彪，白雪飞，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽;34