写入带宽控制方法、存储器存储装置及存储器控制器制造方法及图纸

本发明专利技术提供一种写入带宽控制方法、存储器存储装置及存储器控制器。所述方法包括：检测存储器模块中的至少一闲置实体单元的总数；判断所述总数是否小于启动门槛值；若所述总数小于所述启动门槛值，启动数据整并程序；以及响应于所述数据整并程序被启动，主动降低所述存储器存储装置与所述主机系统之间的数据写入带宽。因此，可提高在所述数据整并程序的执行期间，相对于主机系统的写入带宽的稳定性。相对于主机系统的写入带宽的稳定性。相对于主机系统的写入带宽的稳定性。

【技术实现步骤摘要】
写入带宽控制方法、存储器存储装置及存储器控制器


[0001]本专利技术涉及一种存储器控制技术，尤其涉及一种写入带宽控制方法、存储器存储装置及存储器控制器。

技术介绍

[0002]非易失性存储器模块(例如快闪存储器模块)具有数据非易失性保存、低耗电及数据存取快速等优点。一般来说，非易失性存储器模块中会默认配置有一些闲置实体单元，以接收并存储来自主机系统的数据。然而，在将数据写入至非易失性存储器模块的过程中，闲置实体单元的数目会逐渐减少。为避免闲置实体单元的数目归零，一般会在存储来自主机系统的数据的期间，通过在背景执行数据整并操作以释放出新的闲置实体单元供后续使用。但是，在一些情况下，在背景执行的数据整并操作对于闲置实体单元的释放速度跟不上主机系统的数据写入速度，从而导致主机系统的数据写入动作被迫停止。但是，在释放出新的闲置实体单元后，对主机系统的数据写入速度又会大幅上升，长期下来导致非易失性存储器模块的数据写入速度极度不稳定。

技术实现思路

[0003]本专利技术提供一种写入带宽控制方法、存储器存储装置及存储器控制器，可提高在数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种写入带宽控制方法，其特征在于，用于存储器存储装置，且所述写入带宽控制方法包括：检测所述存储器模块中的至少一闲置实体单元的总数；判断所述总数是否小于启动门槛值；若所述总数小于所述启动门槛值，启动数据整并程序；以及响应于所述数据整并程序被启动，主动降低所述存储器存储装置与主机系统之间的数据写入带宽。2.根据权利要求1所述的写入带宽控制方法，其中响应于所述数据整并程序被启动，主动降低所述存储器存储装置与所述主机系统之间的所述数据写入带宽的步骤包括：响应于所述数据整并程序被启动，减少在一时间范围内通过直接存储器存取操作从所述主机系统提取的至少一写入指令的总数。3.根据权利要求2所述的写入带宽控制方法，其中减少在所述时间范围内通过所述直接存储器存取操作从所述主机系统接收的所述至少一写入指令的所述总数的步骤包括：在通过所述直接存储器存取操作从所述主机系统提取第一写入指令后，判断等待时间是否达到延迟门槛值；以及若所述等待时间达到所述延迟门槛值，通过所述直接存储器存取操作从所述主机系统提取第二写入指令。4.根据权利要求3所述的写入带宽控制方法，还包括：根据所述至少一闲置实体单元的所述总数与所述数据整并程序的执行状况调整所述延迟门槛值。5.根据权利要求3所述的写入带宽控制方法，还包括：检测所述存储器存储装置中的缓存存储器的使用状况，其中所述缓存存储器用以缓存来自所述主机系统的所述至少一写入指令；以及根据所述缓存存储器的所述使用状况调整所述延迟门槛值。6.根据权利要求1所述的写入带宽控制方法，还包括：响应于所述数据整并程序被终止，将所述存储器存储装置与所述主机系统之间的所述数据写入带宽回复至默认值。7.一种存储器存储装置，其特征在于，包括：连接接口，用以连接至主机系统；存储器模块；以及存储器控制器，连接至所述连接接口单元与所述存储器模块，其中所述存储器控制器用以检测所述存储器模块中的至少一闲置实体单元的总数，所述存储器控制器还用以判断所述总数是否小于启动门槛值，若所述总数小于所述启动门槛值，所述存储器控制器还用以启动数据整并程序，并且响应于所述数据整并程序被启动，所述存储器控制器还用以主动降低所述存储器存储装置与所述主机系统之间的数据写入带宽。8.根据权利要求7所述的存储器存储装置，其中响应于所述数据整并程序被启动，主动降低所述存储器存储装置与所述主机系统之间的所述数据写入带宽的操作包括：响应于所述数据整并程序被启动，减少在一时间范围内通过直接存储器存取操作从所
述主机系统提取的至少一写入指令的总数。9.根据权利要求8所述的存储器存储装置，其中减少在所述时间范围内通过所述直接存储器存取操作从所述主机系统接收的所述至少一写入指令的所述总数的操作包括：在通过所述直接存储器存取操作从所述主机系统提取第一写入指令后，判断等待时间是否达到延迟门槛值；以及若所...

【专利技术属性】
技术研发人员：吴宗霖，
申请(专利权)人：深圳宏芯宇电子股份有限公司，
类型：发明
国别省市：