基于存储器的神经形态设备制造技术

一种神经形态设备包括：存储器单元阵列，包括第一存储器单元和第二存储器单元，第一存储器单元对应于第一地址并存储第一权重，第二存储器单元对应于第二地址并存储第二权重；以及神经元电路，包括积分器和激活电路，积分器对来自第一存储器单元的第一读取信号求和，激活电路基于从积分器输出的第一读取信号的第一和信号来输出第一激活信号。一和信号来输出第一激活信号。一和信号来输出第一激活信号。

【技术实现步骤摘要】
基于存储器的神经形态设备
[0001]相关申请的交叉引用
[0002]本申请要求享有2019年11月15日在韩国知识产权局提交的韩国专利申请第10-2019-0146341号的优先权，该韩国专利申请的公开内容通过引用全文合并于此。


[0003]本专利技术构思涉及神经形态设备，更具体地，涉及基于存储器的神经形态设备。

技术介绍

[0004]与生物神经网络相似的人工神经网络受到关注。人工神经网络正用于各种领域，诸如机器学习、选择、推理、预测、识别、分析、翻译和诊断。人工神经网络可以包括与生物神经元(例如，神经细胞)相似并形成多个层的人工神经元。突触权重可以指示人工神经元之间的连接强度，并且可以通过机器学习来学习和改变。
[0005]随着人工神经网络的层数和人工神经元的数量增加，指示人工神经元之间的连接强度的突触权重和偏差也增加。在半导体芯片处实现人工神经网络的情况下，高集成度和低功耗的技术在存储不断增加的突触权重和偏差方面以及在实现多个人工神经元方面是有益的。

技术实现思路

[0006]本专利技术构思的实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种神经形态设备，包括:第一存储器单元阵列，包括与第一地址对应的第一存储器单元和与第二地址对应的第二存储器单元，第一存储器单元被配置为存储第一权重，第二存储器单元被配置为存储第二权重；以及第一神经元电路，包括第一积分器和第一激活电路，第一积分器被配置为对来自第一存储器单元的第一读取信号求和并将第一和信号输出到第一激活电路，并且对来自第二存储器单元的第二读取信号求和并将第二和信号输出到第一激活电路，第一激活电路被配置为基于从积分器输出的第一读取信号的第一和信号输出第一激活信号以及基于从积分器输出的第二读取信号的第二和信号输出第二激活信号。2.根据权利要求1所述的神经形态设备，其中，第二权重中的至少一个指示接收第一读取信号的第一神经元电路与接收第二读取信号的神经元电路之间的连接强度。3.根据权利要求1所述的神经形态设备，还包括:地址生成器，配置为基于第一激活信号生成第二地址以及基于第二激活信号生成第三地址。4.根据权利要求3所述的神经形态设备，还包括:行解码器，配置为分别解码第一地址的第一内部行地址和第二地址的第二内部行地址；以及列解码器，配置为分别解码第一地址的第一内部列地址和第二地址的第二内部列地址，其中，行解码器和列解码器顺序地选择第一存储器单元和第二存储器单元。5.根据权利要求4所述的神经形态设备，其中，行解码器被配置为解码第一内部行地址以同时选择分别连接到第一存储器单元的第一字线、以及解码第二内部行地址以同时选择分别连接到第二存储器单元的第二字线。6.根据权利要求5所述的神经形态设备，其中，行解码器被配置为将用于选择子存储器块的字线的行地址比特的高位设置为无关位，以及其中，第一字线和第二字线分别放置在子存储器块中。7.根据权利要求4所述的神经形态设备，其中，第一激活电路被配置为通过使用第一激活信号或第二激活信号中的至少一个来重置行解码器、列解码器和积分器中的至少一个。8.根据权利要求7所述的神经形态设备，其中，第一存储器单元阵列还包括：对应于第三地址的第三存储器单元，第三存储器单元被配置为存储第三权重；以及对应于第四地址的第四存储器单元，第四存储器单元被配置为存储第四权重，以及其中，响应于第一激活信号或第二激活信号中的至少一个被启用，列解码器被配置为禁用选择连接到第一存储器单元和第二存储器单元的第一位线的第一列选择信号，并且被配置为禁用选择连接到第三存储器单元和第四存储器单元的第二位线的第二列选择信号。9.根据权利要求1所述的神经形态设备，还包括：可编程路由器，配置为基于第一激活信号或第二激活信号中的至少一个来生成存储体地址；第二存储器单元阵列，包括与存储体地址对应的第三存储器单元并且配置为存储第三权重；以及
第二神经元电路，包括第二积分器和第二激活电路，第二积分器被配置为对来自第三存储器单元的第三读取信号求和并输出第三和信号，第二激活电路被配置为基于第三读取信号的第三和信号来输出第三激活信号，以及其中，第三权重中的至少一个指示第一神经元电路与第二神经元电路之间的连接强度。10.根据权利要求1所述的神经形态设备，其中，第一存储器单元和第二存储器单元被配置为每个存储一个或多个比特。11.一种神经形态设备，包括:存储器单元阵列，包括存储器单元；输入/输出线，配置为访问存储器单元并将权重写入到存储器单元中；以及神经元电路，包括积分器和激活电路，积分器被配置为在输入/输出线处对来自存储器单元的读取信号求和并输出和信号，激活电路被配置为基于从积分器输出的读取信号的和信号来输出激活信号。12.根据权利要求11所述的神经形态设备，还包括：写入驱动器，配置为通过输入/输出线将权重写入存储器单元；行解码器，配置为在由写入驱动器将权重中的一个写入存储器单元中的一个之前选择连接到存储器单元中的所述一个的字线，并且在输出来自存储器单元的读取信号之前选择分别连接到存储器单元的所有字线；以及列解码器，配置为选择列选择线，其中选择连接到存储器单元的位线的列选择信号通过该列选...

【专利技术属性】
技术研发人员：柳鹤洙，金南昇，孙教民，尹载允，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：