一种数据处理装置及方法制造方法及图纸

本发明专利技术公开了一种数据处理装置及方法，该数据处理装置包括：处理模块(10)，用于发送指令,指令包括计算指令和传输指令；计算模块(20)，用于基于所述处理模块发送的所述计算指令执行计算并生成计算结果；Tx发送器(30)，用于基于所述传输指令发送所述计算模块生成的所述计算结果。本发明专利技术实施方式提供的数据处理装置，处理模块发送计算指令和传输指令，Tx发送器与计算模块连接，发送计算模块生成的计算结果，无需处理模块时时参与计算过程及计算结果的传输，进一步使得处理模块能够高效的处理其他的数据，提高了处理模块的效率。提高了处理模块的效率。提高了处理模块的效率。

【技术实现步骤摘要】
一种数据处理装置及方法


[0001]本专利技术涉及处理核结构
，尤其是涉及一种数据处理装置及方法。

技术介绍

[0002]随着科学技术的发展，人类社会正在快速进入智能时代。智能时代的重要特点，就是人们获得数据的种类越来越多，获得数据的量越来越大，而对处理数据的速度要求越来越高。
[0003]芯片是数据处理的基石，它从根本上决定了人们处理数据的能力。从应用领域来看，芯片主要有两条路线：一条是通用芯片路线，例如中央处理器(Central Processing Unit，CPU)等，它们能提供极大的灵活性，但是在处理特定领域算法时有效算力比较低；另一条是专用芯片路线，例如张量处理器(Tensor Processing Unit，TPU)等，它们在某些特定领域，能发挥较高的有效算力，但是面对灵活多变的比较通用的领域，它们处理能力比较差甚至无法处理。
[0004]由于智能时代的数据种类繁多且数量巨大，所以要求芯片既具有极高的灵活性，能处理不同领域且日新月异的算法，又具有极强的处理能力，能快速处理极大的且急剧增长的数据量。

技术实现思路

[0005](一)专利技术目的
[0006]本专利技术的目的是提供一种数据处理装置及方法，该数据处理装置设置有处理模块、计算模块和Tx发送器，处理模块发送计算指令和传输结果，计算模块基于所述计算指令执行计算并生成计算结果，Tx发送器基于传输指令发送计算模块生成的所述计算结果。
[0007]本专利技术提供的数据处理装置，处理模块发送计算指令和传输指令，Tx发送器与计算模块连接，发送计算模块生成的计算结果，无需处理模块时时参与计算过程及计算结果的传输，进一步使得处理模块能够高效的处理其他的数据，提高了处理模块的效率。
[0008](二)技术方案
[0009]为解决上述问题，本专利技术的第一方面提供了一种数据处理装置，包括：处理模块，用于发送指令，指令包括计算指令和传输指令；计算模块，用于基于所述计算指令执行计算并生成计算结果；Tx发送器，与所述计算模块连接，用于基于所述传输指令发送所述计算模块生成的所述计算结果。
[0010]本专利技术实施方式提供的数据处理装置，处理模块发送计算指令和传输指令，Tx发送器与计算模块连接，发送计算模块生成的计算结果，无需处理模块时时参与计算过程及计算结果的传输，进一步使得处理模块能够高效的处理其他的数据，提高了处理模块的效率。
[0011]进一步地，计算模块，还用于缓存计算结果；所述Tx发送器，用于基于所述传输指令发送所述计算模块中缓存的所述计算结果。
[0012]进一步地，计算模块包括执行单元和输出寄存器组；执行单元，用于基于计算指令执行计算并生成所述计算结果；输出寄存器组，用于缓存所述计算结果，输出寄存器组至少包括一个输出寄存器。
[0013]进一步地，所述输出寄存器组，还用于当所述输出寄存器组能够接收所述计算结果时发送第一信号，所述执行单元基于第一信号发送所述计算结果至所述输出寄存器组。
[0014]进一步地，输出寄存器组，还用于当所述输出寄存器组中不能接收所述计算结果时发送第二信号，所述执行单元基于第二信号暂停发送所述计算结果。
[0015]进一步地，输出寄存器组，还用于当所述输出寄存器组中存储的所述计算结果的个数低于第一预设值时发送第三信号，所述Tx发送器基于所述第三信号暂停从所述输出寄存器组中取数。
[0016]进一步地，所述输出寄存器组，还用于当所述输出寄存器组中存储的所述计算结果的个数高于第二预设值时发送第四信号，所述Tx发送器基于所述第四信号从输出寄存器组中取数据。
[0017]进一步地，所述计算模块包括一个或多个乘加器；所述输出寄存器组中输出寄存器的个数大于或等于乘加器的个数。
[0018]进一步地，输出寄存器组中输出寄存器的个数与所述计算模块中设的乘加器个数为倍数关系。
[0019]进一步优选的，所述输出寄存器组中设置的输出寄存器的个数至少是所述执行单元中设的乘加器个数的2倍。
[0020]进一步地，所述处理模块，用于不分先后的发送所述计算指令和发送指令。
[0021]本专利技术的第二方面还提供了一种核结构，包括第一方面提供的数据处理装置和存储模块；所述存储模块，用于存储指令和数据，所述指令包括所述计算指令和所述传输指令。
[0022]进一步地，存储模块包括多个存储单元；多个所述存储单元包括第一存储单元、第二存储单元和第三存储单元；所述第一存储单元，用于存储所述指令，和/或存储供所述处理模块读写用的数据；所述第二存储单元，用于存储所述计算模块生成的所述计算结果，和/或存储供所述计算模块读写用的数据；所述第三存储单元，用于存储从外部接收的数据。
[0023]本专利技术的第三方面还提供了一种芯片，包括一个或多个第二方面提供的核结构。
[0024]本专利技术的第四方面还提供了一种卡板，包括一个或多个第三方面的芯片。
[0025]本专利技术的第五方面还提供了一种电子设备，包括一个或多个第四方面的卡板。
[0026]本专利技术的第六方面，还提供了一种数据处理方法，包括处理模块发送计算指令和传输指令；计算模块基于所述计算指令执行计算，生成计算结果；Tx发送器与计算模块连接，基于所述传输指令发送所述计算模块生成的所述计算结果。
[0027](三)有益效果
[0028]本专利技术的上述技术方案具有如下有益的技术效果：
[0029](1)本专利技术提供的数据处理装置，处理模块发送计算指令和传输指令，计算模块生成计算结果，Tx发送器与计算模块连接，发送计算模块生成的计算结果，无需处理模块时时参与计算过程及计算结果的传输，进一步使得处理模块能够高效的处理其他的数据，提高
了处理模块的效率。
[0030](2)本专利技术实施例提供的数据处理装置，处理模块不分先后的发送计算指令和传输指令，传输指令指示Tx发送器发送计算模块生成的计算结果，能够使得计算模块执行计算与Tx发送器发送计算结果并行处理，提高了计算模块的利用率。
[0031](3)本专利技术实施例提供的数据处理装置，不需要处理模块对任务进行拆分，降低了程序编写的难度和编译难度。
附图说明
[0032]图1是一数据处理装置的结构示意图；
[0033]图2是另一数据处理装置的结构示意图；
[0034]图3是图2所示另一数据处理装置进行数据处理的时序图；
[0035]图4是根据本专利技术一实施方式的数据处理装置的结构示意图；
[0036]图5是根据本专利技术一实施方式的数据处理装置的结构示意图；
[0037]图6是根据本专利技术一实施方式的数据处理装置的结构示意图；
[0038]图7是根据本专利技术一实施方式的核结构示意图；
[0039]图8是根据本专利技术一实施方式的核结构示意图；
[0040]图9是根据本专利技术一实施方式的数据处理方法流程示意图。
[0041]附图标记：
[0042]1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理装置，其特征在于，包括：处理模块(10)，用于发送指令，所述指令包括：计算指令和传输指令；计算模块(20)，用于基于所述计算指令执行计算并生成计算结果；Tx发送器(30)，与所述计算模块连接，用于基于所述传输指令发送所述计算模块(20)生成的所述计算结果。2.根据权利要求1所述的数据处理装置，其特征在于，所述计算模块(20)，还用于缓存所述计算结果；所述Tx发送器(30)，用于基于所述传输指令发送所述计算模块(20)中缓存的所述计算结果。3.根据权利要求1或2所述的数据处理装置，其特征在于，所述计算模块(20)包括；执行单元(21)，用于基于所述计算指令执行计算并生成所述计算结果；输出寄存器组(22)，用于缓存所述计算结果，所述输出寄存器组(22)至少包括一个输出寄存器。4.根据权利要求3所述的数据处理装置，其特征在于，所述输出寄存器组(22)，还用于当所述输出寄存器组(22)能够接收所述计算结果时发送第一信号，所述执行单元(21)基于所述第一信号发送所述计算结果至所述输出寄存器组(22)；和/或所述输出寄存器组(22)，还用于当所述输出寄存器组(22)中不能接收所述计算结果时发送第二信号，所述执行单元(21)基于所述第二信号暂停发送所述计算结果。5.根据权利要求3或4所述的数据处理装置，其特征在于，所述输出寄存器组(22)，还用于当所述输出寄存器组(22)中存储的所述计算结果的数量低于第一预设值时发送第三信号，所述Tx发送器(...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：北京希姆计算科技有限公司，
类型：发明
国别省市：