串行周边接口的被控端电路的影像传感器与其中的像素阵列电路制造技术

本发明专利技术提供一种用于串行周边接口的被控端电路的影像传感器及其中的像素阵列电路。像素阵列电路包括多个像素单元，多个像素单元与该被控端电路同被设置于一影像传感器中。各像素单元包括光传感器、N个储存器以及至少一个传输电路，其中N为大于或等于二的正整数。N个储存器的其中至少一个耦接光传感器，且该N个储存器相互以串联或并联方式连接，分别用以储存光传感器于不同次曝光所累积的电荷。各传输电路耦接至对应的储存器，且受控于一对应的传输控制信号在一特定时段内传输对应的储存器所储存的电荷。所储存的电荷。所储存的电荷。

【技术实现步骤摘要】
串行周边接口的被控端电路的影像传感器与其中的像素阵列电路


[0001]本专利技术是关于一种影像传感器，且特别是有关于一种设置于串行周边接口的被控端电路的影像传感器及其中的像素阵列电路。

技术介绍

[0002]在影像传感器作为串行周边接口的被控端(SPI slave)电路的电子系统中，影像传感器包括储存电路，其用以储存影像传感器执行曝光处理后所得到的像素值。除此之外，储存电路会提供串行周边接口的主控端(master)所要的像素值，以进行后续的图像处理。因此，储存电路也可当作影像传感器与主控端之间的缓冲器。
[0003]上述的储存电路一般是被独立于影像传感器的像素阵列(pixel array)设置，且储存电路通常需要较大的记忆容量，因此储存电路所占用的电路面积较大，使得影像传感器的硬件成本增加。

技术实现思路

[0004]为解决上述成本增加的问题，本专利技术提供一种用于串行周边接口的被控端电路的影像传感器与其中的像素阵列电路，可有效降低影像传感器的电路面积，从而降低影像传感器的成本。
[0005]本专利技术的影像传感器包括像素阵列电路，其包括多个像素单元。所述多个像素单元中的每一者包括光传感器、N个储存器以及至少一个传输电路，其中N为大于或等于二的正整数。光传感器耦接第一节点。N个储存器的其中至少一个耦接第一节点，且所述N个储存器相互以串联或并联方式连接，分别用以储存光传感器于不同次曝光所累积的电荷。N个传输电路中的每一者耦接至N个储存器的其中一者，且受控于一对应的传输控制信号在一特定时段内传输N个储存器的其中对应的该者所储存的电荷。
[0006]在本专利技术的一实施例中，上述N个储存器中的每一者为模拟记忆胞。
[0007]在本专利技术的一实施例中，上述N个储存器中的每一者包括储存开关以及电荷储存元件。储存开关的第一端耦接第一节点。储存开关的控制端接收N个储存控制信号的其中一者。储存开关的第二端耦接N个传输电路的其中一者。电荷储存元件耦接储存开关的第二端，用以储存来自光传感器的电荷。
[0008]在本专利技术的一实施例中，上述至少一个传输电路中的每一者包括传输开关以及重置开关。传输开关耦接N个储存器的其中一者。传输开关的控制端接收对应的传输控制信号。重置开关耦接重置电源。重置开关的控制端接收一重置控制信号。
[0009]在本专利技术的一实施例中，上述至少一个传输电路中的每一者包括传输开关。传输开关耦接N个储存器的其中一者。传输开关的控制端接收对应的传输控制信号。所述多个像素单元中的每一者还包括重置开关。重置开关耦接重置电源。重置开关的控制端接收重置控制信号。
[0010]在本专利技术的一实施例中，当上述像素阵列电路执行曝光操作时，所述多个像素单元中的每一者的光传感器是同时曝光。
[0011]本专利技术的像素阵列电路包括多个像素单元。所述多个像素单元中的每一者包括光传感器、N个储存器以及至少一个传输电路，其中N为大于或等于二的正整数。光传感器耦接第一节点。N个储存器的其中至少一个耦接第一节点，且所述N个储存器相互以串联或并联方式连接，分别用以储存光传感器于不同次曝光所累积的电荷。至少一个传输电路中的每一者耦接至N个储存器的其中一者，且受控于一对应的传输控制信号在一特定时段内传输N个储存器的其中对应的该者所储存的电荷。
[0012]基于上述，本专利技术实施例所提出的影像传感器及其像素阵列电路，是在各像素单元中设置储存器以储存光传感器曝光后所累积的电荷。由于储存电荷的储存器的电路面积相较于用来储存数字像素值的数字内存的电路面积小，故而可有效降低影像传感器的硬件成本。
[0013]所属
中具有通常知识者将理解，可以透过本专利技术所公开实现的效果不限于上文具体描述的内容，并且从以上结合附图的详细描述中将更清楚地理解本专利技术的优点。
附图说明
[0014]图1是根据本专利技术一实施例的像素单元的配置示意图。
[0015]图2是根据本专利技术一实施例的像素单元的电路方块示意图。
[0016]图3是根据本专利技术一实施例的图2的像素单元的电路架构示意图。
[0017]图4是根据本专利技术另一实施例的像素单元的电路架构示意图。
[0018]图5是根据本专利技术又一实施例的像素单元的电路架构示意图。
具体实施方式
[0019]图1是根据本专利技术一实施例的像素单元的配置示意图。像素阵列电路120与被控端电路300被设置于影像传感器100中，包括的多个像素单元，其中每一个像素单元PXU包括可当作缓冲器的储存器231与232，较详细的说明如下。请参照图2，图2是根据本专利技术一实施例所绘示的像素单元的电路方块示意图。影像传感器100可包括像素阵列电路120。像素阵列电路120可包括以阵列形式排列的多个像素单元PXU。各像素单元PXU可包括光传感器PD、N个储存器、至少一个传输电路，此处为N个传输电路以及M个浮动扩散节点，其中N为大于或等于二的正整数，且M为小于或等于N的正整数。然而，为了方便说明以及图式简洁起见，以下将以N为二的示范式实施例来进行说明。至于N为大于二的实施方式，则可依据以下说明而类推得之。另外，图2是以M为二的示范式实施例来进行说明，至于M为一的实施例稍后会再详细说明。
[0020]如图2所示，各像素单元PXU包括光传感器PD、两个储存器231、232、两个传输电路241、242以及两个浮动扩散节点FD1、FD2。光传感器PD的阳极耦接接地端GND。光传感器PD的阴极耦接第一节点ND。特别是，当像素阵列电路120执行曝光操作时，各像素单元PXU的光传感器PD乃是同时曝光，以实现全局快门式(global shutter)的曝光运作。
[0021]储存器231、232耦接第一节点ND。储存器231、232可分别储存光传感器PD于不同次
曝光所累积的电荷。举例来说，储存器231可储存光传感器PD于第L次曝光所累积的电荷，而储存器232可储存光传感器PD于第(L+1)次曝光所累积的电荷，其中L为正整数。可以理解的是，像素阵列电路120的所有像素单元PXU的储存器231所储存的电荷乃是对应于一张画面，而像素阵列电路120的所有像素单元PXU的储存器232所储存的电荷乃是对应于另一张画面。换句说话，通过各像素单元PXU具有两个储存器231、232的电路设计，可让像素阵列电路120具有两张画面的记忆容量。
[0022]传输电路241耦接在储存器231与浮动扩散节点FD1之间，且受控于传输控制信号ST1以将储存器231所储存的电荷于一特定时段内传输至浮动扩散节点FD1。类似地，传输电路242耦接在储存器232与浮动扩散节点FD2之间，且受控于传输控制信号ST2以将储存器232所储存的电荷于另一特定时段内传输至浮动扩散节点FD2。
[0023]值得一提的是，由于储存器231、232乃是用来储存电荷，故相较于一般用来储存数字像素值的数字内存电路，储存器231、232具有较小的电路面积，故而可有效降低影像传感器100的硬件成本。
[0024]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于串行周边接口的被控端电路的像素阵列电路，其特征在于，包括：多个像素单元，与所述被控端电路同被设置于一影像传感器中，所述多个像素单元中的每一者包括：一光传感器，耦接一第一节点；N个储存器，所述N个储存器的其中至少一个耦接所述第一节点，且所述N个储存器相互以串联或并联方式连接，分别用以储存所述光传感器于不同次曝光所累积的电荷，其中N为大于或等于二的正整数；以及至少一个传输电路，其中所述至少一个传输电路中的每一者耦接至所述N个储存器的其中一者，且受控于一对应的传输控制信号在一特定时段内传输所述N个储存器其中对应的该者所储存的电荷。2.根据权利要求1所述的像素阵列电路，其特征在于，所述N个储存器中的每一者为一模拟记忆胞。3.根据权利要求1所述的像素阵列电路，其特征在于，所述N个储存器中的每一者包括：一储存开关，所述储存开关的第一端耦接所述第一节点，所述储存开关的控制端接收N个储存控制信号的其中一者，且所述储存开关的第二端耦接N个传输电路的其中一者；以及一电荷储存元件，耦接所述储存开关的第二端，用以储存来自所述光传感器的电荷。4.根据权利要求1所述的像素阵列电路，其特征在于，所述至少一个传输电路中的每一者包括：一传输开关，所述传输开关耦接所述N个储存器的其中一者，且所述传输开关的控制端接收该对应的传输控制信号；以及一重置开关，所述重置开关耦接一重置电源，且所述重置开关的控制端接收一重置控制信号。5.根据权利要求1所述的像素阵列电路，其特征在于，所述至少一个传输电路中的每一者包括：一传输开关，所述传输开关耦接所述N个储存器的其中一者，且所述传输开关的控制端接收该对应的传输控制信号，其中所述多个像素单元中的每一者还包括：一重置开关，所述重置开关耦接一重置电源，且所述重置开关的控制端接收一重置控制信号。6.根据权利要求1所述的像素阵列电路，其特征在于，所述多个像素单元中的每一者还包括：一重置开关，所述重置开关耦接一重置电源，且所述重置开关的控制端接收一重置控制信号。7.根据权利要求1所述的像素阵列电路，其特征在于，当所述像素阵列电路执行曝光操作时，所述多个像素单元中的每一者的所述光传感器是同时曝光。8.一种设置于串行周边接口的被控...

【专利技术属性】
技术研发人员：印秉宏，王佳祥，
申请(专利权)人：广州印芯半导体技术有限公司，
类型：发明
国别省市：