一种动态可重构的RAM读写方式制造技术

本发明专利技术公开了一种动态可重构的RAM读写方式，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。通过寄存器设置能够实现RAM读写方式的改变，从而在硬件电路层面实现RAM读写方式的可重构。写方式的可重构。写方式的可重构。

【技术实现步骤摘要】
一种动态可重构的RAM读写方式


[0001]本专利技术涉及RAM读写方式
，尤其涉及一种动态可重构的RAM读写方式。

技术介绍

[0002]随机存取存储器(random access memory，RAM)又称作"随机存储器"，是与CPU直接交换数据的内部存储器，也叫主存(内存)。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。在FPGA和ASIC的开发上，通常都会涉及到RAM的使用，如数据的暂存与缓存、FIFO的搭建等。通常对RAM的读写方式为单个RAM的顺序读写，其使用方式比较单一，使得某些数据存储方案在硬件电路上难以实现。

技术实现思路

[0003]针对现有技术不足，本专利技术的目的在于提供一种动态可重构的RAM读写方式，解决
技术介绍
中的问题。
[0004]本专利技术提供如下技术方案：一种动态可重构的RAM读写方式，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。
[0005]优选的，在所述按行顺序存储到RAM模式中，一个矩阵按行存储完整的存入一块RAM中，此时矩阵与RAM的地址映射关系按照公式：Addr = base_addr + i*J + j，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。
[0006]优选的，在所述奇偶元素分别存储两块RAM模式中，一个矩阵相邻元素以奇偶方式存储到两块RAM中时，矩阵与RAM的地址映射关系按照公式：当i+j为偶数时，ram1.addr = base_addr + (i/2)*(J/2) + j/2；当i+j为奇数时，ram2.addr = base_addr + (i/2)*(J/2) + j/2，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。
[0007]优选的，在所述上下三角分别存储模式中，一个矩阵以两个三角阵存储到两块RAM中时，矩阵与RAM的地址映射关系按照如下公式进行：当i<j时， ram1.addr = base_addr + （J+J
‑
i
‑
1）*（i
‑
1）/2 + j
‑
I；当i>j时， ram2.addr = base_addr + （J+J
‑
j
‑
1）*（j
‑
1）/2 + i
‑
I，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。
[0008]优选的，在所述按奇偶行分别存储两块RAM模式中，矩阵与RAM地址的映射关系按照以下公式进行：当i/2的余数为0时，ram1.addr = base_addr + J*i/2 + j；当i/2的余数为1时，ram2.addr = base_addr + J*i/2 + j，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。
[0009]与现有技术相比，本专利技术具有以下有益效果：（1）本专利技术在于一种动态可重构的RAM读写方式，利用本专利技术提供的方法构建了RAM阵列、RAM读写方式配置寄存器以及RAM读写通路。RAM阵列主要提供了数据存储的空间，通过RAM读写方式配置寄存器的配置能够实现RAM读写方式的改变，最后将以上方案统一在RAM读写通路中，从而实现对RAM阵列的灵活读写操作。
[0010]（2）本专利技术在于一种动态可重构的RAM读写方式，RAM阵列并不限制RAM的数量，可以进行更多的扩展应用。
[0011]（3）本专利技术在于一种动态可重构的RAM读写方式，RAM的读写方式可分开进行配置，实现了更大的灵活性。
[0012]（4）本专利技术在于一种动态可重构的RAM读写方式，根据不同应用场景可对RAM阵列的大小，RAM的位宽和深度以及读写方式进行改变。
附图说明
[0013]为了更清楚地说明本专利技术实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0014]图1是本专利技术的RAM阵列示意图。
[0015]图2是本专利技术的矩阵元素和RAM的对应关系示意图。
[0016]图3是本专利技术的矩阵元素与RAM块的映射方式示意图。
[0017]图4是本专利技术的矩阵元素到RAM地址的计算公式示意图。
具体实施方式
[0018]为使本专利技术实施方式的目的、技术方案和优点更加清楚，下面将结合本专利技术实施方式中的附图，对本专利技术实施方式中的技术方案进行清楚、完整地描述。显然，所描述的实施方式是本专利技术一部分实施方式，而不是全部的实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。
[0019]因此，以下对在附图中提供的本专利技术的实施方式的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。
[0020]实施例一结合图1
‑
4所示，一种动态可重构的RAM读写方式，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。
[0021]以数据矩阵存储为例，进行四种存储方式的说明。在以下说明中，i、j分别代表数据在矩阵中的行号和列号，从0开始；I、J分别代表数据矩阵的行列数量，从1开始；base_addr代表数据存储的RAM起始地址。
[0022]（1）在所述按行顺序存储到RAM模式中，一个矩阵按行存储完整的存入一块RAM中，此时矩阵与RAM的地址映射关系如下表所示：矩阵与RAM的地址映射关系按照公式：Addr = base_addr + i*J + j，进行。
[0023]（2）在所述奇偶元素分别存储两块RAM模式中，一个矩阵相邻元素以奇偶方式存储到两块RAM中时，矩阵与RAM的地址映射关系如下表所示：矩阵与RAM的地址映射关系按照公式：当i+j为偶数时，ram1.addr = base_addr + (i/2)*(J/2) + j/2；当i+j为奇数时，ram2.addr = base_addr + (i/2)*(J/2) + j/2，进行，式中I、J为数据矩阵的行列数量。
[0024]（3）在所述上下三角分别存储模式中，一个矩阵（本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态可重构的RAM读写方式，其特征在于，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。2.根据权利要求1所述的一种动态可重构的RAM读写方式，其特征在于，在所述按行顺序存储到RAM模式中，一个矩阵按行存储完整的存入一块RAM中，此时矩阵与RAM的地址映射关系按照公式：Addr = base_addr + i*J + j，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。3.根据权利要求1所述的一种动态可重构的RAM读写方式，其特征在于，在所述奇偶元素分别存储两块RAM模式中，一个矩阵相邻元素以奇偶方式存储到两块RAM中时，矩阵与RAM的地址映射关系按照公式：当i+j为偶数时，ram1.addr = base_addr + (i/2)*(J/2) + j/2；当i+j为奇数时，ram2.addr = base_addr + (i/2)*(J/2) + j/2，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。4.根据权利要求1所述的一种动态可重构的RAM读写方式，...

【专利技术属性】
技术研发人员：朱珂，王李伟，陶常勇，汪欣，王元磊，王盼，王永胜，李晓颖，刘长江，李文强，
申请(专利权)人：井芯微电子技术天津有限公司，
类型：发明
国别省市：