参考电压缓冲器制造技术

本发明专利技术提供一种参考电压缓冲器，其包括用于产生参考电压的参考电压生成器、第一运算放大器、第一晶体管、第一组电阻器、第一负载、第二晶体管、第二组电阻器和第二负载。第一运算放大器接收参考电压和反馈信号并产生控制信号。第一和第二晶体管由控制信号控制。第一组电阻器耦接到第一晶体管和第一负载，其中反馈信号是从第一组电阻器的内部节点产生的。第二组电阻器耦接到第二晶体管和第二负载。参考电压生成器、第一负载和第二负载响应于温度变化具有相同的特性。通过本发明专利技术可以以更快的稳定时间为后续电路提供合适的输出参考电压。

【技术实现步骤摘要】
参考电压缓冲器
本专利技术总体上关于参考电压缓冲器(referencevoltagebuffer)，并且更具体地，关于具有更快的稳定时间和较大的满量程的参考电压缓冲器。
技术介绍
模数转换器(analog-to-digitalconverter，ADC)通常具有参考电压缓冲器，以向量化器(quantizer)内的比较器提供多个参考电压。随着先进半导体工艺的发展和时钟信号变得越来越快，参考电压缓冲器遭遇了许多设计上的问题，例如稳定问题、信号质量和工艺-电压-温度(process-voltage-temperature，PVT)变化。具体而言，当量化器内的比较器开始使用参考电压对输入信号采样时，参考电压有可能会突然下降，参考电压缓冲器需要稳定时间(settlingtime)来使得参考电压回到原来的电平。由于时钟信号的频率和采样率变得更快，因此参考电压缓冲器的稳定时间需要被设计得更短，以提供稳定的参考电压。另外，考虑到由量化器处理的信号的噪声容限，参考电压缓冲器的满量程(fullscale)应当优选地被设计为更大，即，最高参考电压和最低参考电压之间的差应当被设计得尽可能大。但是，较大的满量程设计可能会导致参考电压不稳定。此外，如果参考电压缓冲器使用有源器件作为负载来生成参考电压，则参考电压缓冲器可能会遭受PVT问题，参考电压变得不稳定，从而给量化器造成问题。
技术实现思路
因此，本专利技术的目的是提供具有更快的稳定时间和较大的满量程的参考电压缓冲器，并且即使由于PVT问题导致参考电压的电平改变时，参考电压缓冲器也可以向量化器提供合适的参考电压，以解决上述问题。根据本专利技术的一个实施例，参考电压缓冲器包括用于产生参考电压的参考电压生成器、第一运算放大器、第一晶体管、第一组电阻器、第一负载、第二晶体管、第二组电阻器和第二负载。第一运算放大器被配置为接收参考电压和反馈信号以产生控制信号。第一晶体管被配置为由控制信号控制。第一组电阻器耦接到第一晶体管，其中反馈信号是从第一组电阻器的内部节点产生的。第一负载耦接到第一组电阻器。第二晶体管被配置为由控制信号控制。第二组电阻器耦接到第二晶体管。第二负载耦接到第二组电阻器。另外，参考电压生成器、第一负载和第二负载响应于温度变化具有相同的特性。根据本专利技术的另一个实施例，参考电压缓冲器包括参考电压生成器、第一运算放大器、第一晶体管、第一组电阻器、第一负载、第二晶体管、第二组电阻器和第二负载。参考电压生成器被配置为产生参考电压。第一运算放大器被配置为接收参考电压和反馈信号以产生控制信号。第一晶体管被配置为由控制信号控制。第一组电阻器耦接到第一晶体管，其中反馈信号是从第一组电阻器的内部节点产生的。第一负载耦接到第一组电阻器。第二晶体管被配置为由控制信号控制。第二组电阻器耦接到第二晶体管。第二负载耦接到第二组电阻器。另外，第一负载和第二负载均包括有源器件。本专利技术的参考电压缓冲器可以以更快的稳定时间为后续电路提供合适的输出参考电压。在阅读了在各个附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其他目的无疑对于本领域技术人员将变得显而易见。附图说明在下面的详细描述中，出于解释的目的，阐述了许多具体细节以便提供对所公开的实施例的透彻理解。然而，显而易见的是，可以在没有这些具体细节的情况下实践一个或多个实施例。在其他情况下，示意性地示出了公知的结构和设备，以简化附图。图1是示出根据本专利技术的一个实施例的参考电压缓冲器的示意图。图2示出了根据本专利技术的一个实施例的参考电压缓冲器的详细的示意电路。图3是示出根据本专利技术的一个实施例的量化器的示意图。具体实施方式图1是示出根据本专利技术的一个实施例的参考电压缓冲器100的示意图。如图1所示，参考电压缓冲器100包括参考电压生成器110、运算放大器120、第一晶体管MN1、包括电阻器R11～R1N的第一组电阻器、负载130、第二晶体管MN2、包括电阻器R21～R2N的第二组电阻器、以及负载140。运算放大器120具有正输入端、负输入端和输出端，其中正输入端耦接到参考电压生成器110，负输入端耦接到第一组电阻器内的节点(在该实施例中，负输入端耦接到电阻器R13和R14之间的节点，即接收反馈信号)，输出端被配置为输出控制信号Vc至第一晶体管MN1和第二晶体管MN2。晶体管MN1通过使用具有漏极、源极和栅极的N型金属氧化物半导体(N-typemetal-oxide-semiconductor，NMOS)来实现，其漏极耦接到电源电压VDD，源极耦接到电阻器R11，栅极接收由运算放大器120产生的控制信号Vc。电阻器R11～R1N串联连接，其中，电阻器R11耦接到晶体管MN1的源极，电阻器R1N耦接到负载130。晶体管MN2通过使用具有漏极、源极和栅极的NMOS来实现，其中漏极耦接到电源电压VDD，源极耦接到电阻器R21，栅极接收由运算放大器120产生的控制信号Vc。电阻器R21～R2N串联连接，其中，电阻器R21耦接到晶体管MN2的源极，电阻器R2N耦接到负载140。在参考电压缓冲器100的操作期间，参考电压生成器110生成参考电压Vref至运算放大器120的正输入端，运算放大器120将参考电压Vref与来自第一组电阻器的信号进行比较，以产生控制信号Vc到晶体管MN1和MN2的栅极。通过使用运算放大器120和晶体管MN1的闭环结构，电阻器R13和R14之间的节点上的电压电平可以被控制为等于参考电压Vref。另外，晶体管MN2、第二组电阻器和负载140分别是晶体管MN1、第一组电阻器和负载130的副本，并且如图1所示的，第二组电阻器被配置为生成多个输出参考电压，例如，Vrp[m]、Vrp[m-1]……Vrn[m]。在图1所示的参考电压缓冲器100中，由于运算放大器120、晶体管MN1和第一组电阻器形成闭环，晶体管MN2和第二组电阻器用于提供输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]到后续电路，因而输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]的生成将更加稳定。具体地，当后续电路使用输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]时，输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]可能会突然下降。此时，由于运算放大器120仍然提供稳定的控制信号Vc至晶体管MN2的栅电极，所以输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]会立即回到原来的电平，即参考电压缓冲器100具有更好的稳定时间。另外，当参考电压缓冲器100用于具有快速采样率的ADC中时，稳定时间需要被设计得更短以稳定输出参考电压。在该实施例中，负载130和140使用诸如NMOS或PMOS的有源器件可以使稳定时间更短。尽管可以通过使用具有有源器件的负载130和140来改善参考电压缓冲器100的稳定时间，但是有源器件可能容易遭受PVT问题，即，输出参考电压Vrp[m]、Vrp[m-1]……Vrn[m]容易受到PVT变化的影响。为了解决这个问题，负载130、负载140本文档来自技高网...

【技术保护点】
1.一种参考电压缓冲器，包括：/n参考电压生成器，被配置为生成参考电压；/n第一运算放大器，被配置为接收所述参考电压和反馈信号以生成控制信号；/n第一晶体管，被配置为由所述控制信号控制；/n第一组电阻器，耦接到所述第一晶体管，其中所述反馈信号来自于所述第一组电阻器的内部节点；/n第一负载，耦接到所述第一组电阻器；/n第二晶体管，被配置为由所述控制信号控制；/n第二组电阻器，耦接到所述第二晶体管，其中所述第二组电阻器被配置为生成多个输出参考电压；以及/n第二负载，耦接到所述第二组电阻器，/n其中，所述参考电压生成器、所述第一负载和所述第二负载响应于温度变化具有相同的特性。/n

【技术特征摘要】
20191105 US 62/930,696;20201008 US 17/065,5261.一种参考电压缓冲器，包括：
参考电压生成器，被配置为生成参考电压；
第一运算放大器，被配置为接收所述参考电压和反馈信号以生成控制信号；
第一晶体管，被配置为由所述控制信号控制；
第一组电阻器，耦接到所述第一晶体管，其中所述反馈信号来自于所述第一组电阻器的内部节点；
第一负载，耦接到所述第一组电阻器；
第二晶体管，被配置为由所述控制信号控制；
第二组电阻器，耦接到所述第二晶体管，其中所述第二组电阻器被配置为生成多个输出参考电压；以及
第二负载，耦接到所述第二组电阻器，
其中，所述参考电压生成器、所述第一负载和所述第二负载响应于温度变化具有相同的特性。


2.根据权利要求1所述的参考电压缓冲器，其特征在于，所述第一负载和所述第二负载均包括有源器件。


3.根据权利要求1所述的参考电压缓冲器，其特征在于，所述第一负载是与绝对温度成反比的负载，所述第二负载是与绝对温度成反比的负载，并且所述参考电压生成器是与绝对温度成反比的参考电压生成器。


4.根据权利要求3所述的参考电压缓冲器，其特征在于，所述第一负载包括第一P型金属氧化物半导体PMOS，并且所述第二负载包括第二PMOS。


5.根据权利要求4所述的参考电压缓冲器，其中，所述第一PMOS的源极耦接到所述第一组电阻器，所述第一PMOS的漏极和栅极耦接到接地电压；以及所述第二PMOS的源极耦接至所述第二组电阻器，所述第二PMOS的漏极和栅极耦接到接地电压。


6.根据权利要求1所述的参考电压缓冲器，其特征在于，所述参考电压生成器包括：
带隙参考生成器，被配置为生成带隙参考电压；
第二运算放大器，被配置为接收所述带隙参考电压和另一反馈信号，产生另一控制信号；
第三晶体管，被配置为由所述另一控制信号控制；
第一电阻器，耦接到所述第一晶体管，其中所述另一反馈信号来自于所述第三晶体管和所述第一电阻器之间的节点；
第四晶体管，被配置为由所述另一控制信号控制；
第二电阻器，耦接到所述第四晶体管；
第三电阻器，耦接到所述第二电阻器；以及
第三负载，耦接到所述第三电阻器；
其中所述第一负载、所述第二负载和所述第三负载响应于温度变化具有相同的特性。


7.根据权利要求6所述的参考电压缓冲器，其特征在于，所述第一负载、所述第二负载和所述第三负载都是与绝对温度成反比的负载。


8.根据权利要求7所述的参考电压缓冲器，其中，所述第一负载包括第一PMOS，所述第二负载包括第二PMOS，所述第三负载包括第三PMOS。

【专利技术属性】
技术研发人员：蔡鸿杰，廖胜晖，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71