本发明专利技术公开一种打标机控制卡，包括ＣＰＵ、可编程逻辑控制芯片ＦＰＧＡ、ＰＣＩ桥接芯片、ＦＩＦＯ ＲＡＭ以及ＦＬＡＳＨ ＲＯＭ，所述ＰＣＩ桥接芯片连接工控机的ＰＣＩ总线和控制卡内部的总线，在控制卡中ＰＣＩ桥接芯片与ＦＩＦＯ ＲＡＭ连接，由工控机传送至控制卡上的数据在ＦＩＦＯ ＲＡＭ处缓冲，在ＦＩＦＯ ＲＡＭ的输出端连接着ＣＰＵ，ＣＰＵ从ＦＩＦＯ ＲＡＭ中得到数据以后进行处理，连接至ＣＰＵ上的ＦＬＡＳＨＲＯＭ用来存储程序和固定的数据；ＦＰＧＡ完成控制逻辑，进行各种命令的处理。本发明专利技术打标机控制卡具有强大的功能，可以在线升级，而且具有很高的打标控制精度和控制速度。
【技术实现步骤摘要】
本专利技术涉及打标机控制系统，具体涉及一种打标机的控制卡。
技术介绍
现有的打标控制卡，主要是以被动模式工作，即在控制卡上对数据不做任何处理。所有的数据处理及控制逻辑均由工控主机计算所得，因此在控制精度和速度方面由于工控机需要对多个任务同时进行处理，所以不能达到很好的效果。再者，现有的打标控制卡大多采用小规模的集成电路设计，所以功能较为简单，且升级困难。
技术实现思路
本专利技术所欲解决的技术问题是提供一种进行有效改进的、提高了打标控制速度和控制精度的打标机控制卡。为解决上述技术问题，本专利技术采用的技术方案是打标机控制卡包括CPU、可编程逻辑控制芯片FPGA、PCI桥接芯片、FIFO RAM以及FLASH ROM，所述PCI桥接芯片连接工控机的PCI总线和控制卡内部的总线，在控制卡中PCI桥接芯片与FIFO RAM连接，由工控机传送至控制卡上的数据在FIFO RAM处缓冲，在FIFO RAM的输出端连接着CPU，CPU从FIFO RAM中得到数据以后进行处理，连接至CPU上的FLASH ROM用来存储程序和固定的数据；FPGA完成控制逻辑，进行各种命令的处理。本专利技术所达到的技术效果是本专利技术打标机控制卡采用先进的大规模的集成电路进行设计，因此有着比较强大的功能，且可以在线升级，大大扩大了其应用面；本专利技术打标机控制卡上使用了一片独立的32位CPU和一个FPGA可编程逻辑芯片，使原来需要由工控机来完成的实时控制任务转而由控制卡来承担，这样不但在控制方面比现有的技术更具优势，并同时降低了对工控机的要求，因此在系统一级的成本上显然是会更有优势的。附图说明图1是本专利技术打标机控制卡的电路原理方框图。具体实施例方式如图1所示，本专利技术打标机控制卡包括32位CPU 1、可编程逻辑控制芯片FPGA 2、PCI桥接芯片3、FIFO RAM 4以及FLASH ROM 5，打标机控制卡与工控机的通讯是采用PCI总线，即由PCI桥接芯片3连接PCI总线和控制卡内部的总线；FIFO RAM 4用于总线间的数据缓冲，本专利技术FIFO RAM 4采用1k X36BIT；FPGA 2完成控制逻辑；32BIT(位)的CPU 1对数据进行处理，CPU 1采用ARM7TDMI、256KB RAM；FLASH ROM 5用来存储程序和固定的数据，本专利技术FLASH ROM 5采用256B 8BIT。本专利技术打标机控制卡在I/O接口方面使用光电耦合器进行内部与外部的电隔离，其包括JTAG调试接口6、Q信号接口7、两路异步串行通讯口8，即COM 1和COM 2，以及低速I/O接口9(12路低速输出+12路低速输出)、SPI DAC接口10、用户I/O接口11和高速I/O接口12(6路高速输出+6路高速输出)。本专利技术打标机控制卡还包括时钟发生电路13和电源14，电源14可以提供1.8V、2.5V、3.3V以及5V各种不同的电压。本专利技术打标机控制卡采用上述先进的大规模的集成电路，可以把原来需要由工控机来完成的实时控制任务交给了控制卡来完成，在数据链接上使用FIFORAM 4来缓冲PCI总线与内部总线时序上的差异。这样便使工控机从原来需要高度实时的控制任务中解脱出来，转而由专用的CPU 1和FPGA 2来完成，这无疑就降低了原来对工控机的要求，同样也在控制精度和速度上有了保证。本专利技术打标机控制卡的电路设计原理打标数据由主机通过PCI总线送往本专利技术打标机控制卡，在控制卡中通过PCI桥接芯片3与FIFO RAM 4连接，在这里数据得到了缓冲，使得两个不同时序的总线可以粘合在一起，在FIFO RAM4的输出端连接着卡上的CPU 1(32BIT ARM处理器)的外部总线。另需说明的是，通过PCI桥接芯片3桥接过来的总线为32位宽的数据总线，而本专利技术控制卡CPU 1用的是ARM处理器的外部总线为16BIT的数据总线。因此为了最佳地利用两个总线，并且能让两个不同宽度的数据总线可以紧密结合，在可编程逻辑芯片FPGA 2中设计有相应的粘合逻辑来完成两个不同类型总线的粘合和优化。CPU 1(ARM处理器)从FIFO RAM 4中得到数据以后按照制定的要求对数据进行一定的处理，生成符合实际操作要求的控制数据并配合各种打标命令控制打标机的振镜系统和能量系统来完成打标任务。以上描述的是数据通道的工作原理。在数据通道中因为有缓存(FIFO RAM)的存在，因此数据流是异步的，但对于打标任务所对应的各种命令是需要得到实时处理，因此各种命令的处理就不能利用数据通道来完成命令的传输。综上所述，命令的传输由可编程逻辑芯片FPGA构成两组带中断触发功能的命令寄存器来完成命令的传输，这样工控机和控制卡都可以在中断服务程序中来完成对各种命令和需要进行实时处理的数据进行处理。本专利技术打标机控制卡的SPI DAC接口10在DAC数据转换方面为了最大限度地降低各种噪音对精度的影响，采用了数字传输技术，与以往的模拟传输相比最大的优势在于抗干扰性方面得到了提高。本专利技术打标机控制卡的两路异步串行通讯口8在设计中采用RS232标准的串行通讯口，其中COM1可以用来程序的在线下载，这样便将以后程序的升级和维护的成本降为最低。本专利技术打标机控制卡在可编程逻辑芯片FPGA 2中设计有步进电机的控制逻辑，可以实现简单的电机控制。本专利技术打标机控制卡的I/O接口还配备了数字控制逻辑，工控机和控制卡均可以对其独立操作，使操作更方便、简单。权利要求1.一种打标机控制卡，包括CPU、可编程逻辑控制芯片FPGA、PCI桥接芯片、FIFO RAM以及FLASH ROM，其特征在于所述PCI桥接芯片连接工控机的PCI总线和控制卡内部的总线，在控制卡中PCI桥接芯片与FIFO RAM连接，由工控机传送至控制卡上的数据在FIFO RAM处缓冲，在FIFO RAM的输出端连接着CPU，CPU从FIFO RAM中得到数据以后进行处理，连接至CPU上的FLASH ROM用来存储程序和固定的数据；FPGA完成控制逻辑，进行各种命令的处理。全文摘要本专利技术公开一种打标机控制卡，包括CPU、可编程逻辑控制芯片FPGA、PCI桥接芯片、FIFO RAM以及FLASH ROM，所述PCI桥接芯片连接工控机的PCI总线和控制卡内部的总线，在控制卡中PCI桥接芯片与FIFO RAM连接，由工控机传送至控制卡上的数据在FIFO RAM处缓冲，在FIFO RAM的输出端连接着CPU，CPU从FIFO RAM中得到数据以后进行处理，连接至CPU上的FLASHROM用来存储程序和固定的数据；FPGA完成控制逻辑，进行各种命令的处理。本专利技术打标机控制卡具有强大的功能，可以在线升级，而且具有很高的打标控制精度和控制速度。文档编号G06F13/38GK1971539SQ20051010183公开日2007年5月30日 申请日期2005年11月24日 优先权日2005年11月24日专利技术者高云峰, 曾志 申请人:深圳市大族激光科技股份有限公司 本文档来自技高网...
【技术保护点】
一种打标机控制卡，包括ＣＰＵ、可编程逻辑控制芯片ＦＰＧＡ、ＰＣＩ桥接芯片、ＦＩＦＯＲＡＭ以及ＦＬＡＳＨＲＯＭ，其特征在于：所述ＰＣＩ桥接芯片连接工控机的ＰＣＩ总线和控制卡内部的总线，在控制卡中ＰＣＩ桥接芯片与ＦＩＦＯＲＡＭ连接， 由工控机传送至控制卡上的数据在ＦＩＦＯＲＡＭ处缓冲，在ＦＩＦＯＲＡＭ的输出端连接着ＣＰＵ，ＣＰＵ从ＦＩＦＯＲＡＭ中得到数据以后进行处理，连接至ＣＰＵ上的ＦＬＡＳＨＲＯＭ用来存储程序和固定的数据；ＦＰＧＡ完成控制逻辑，进行各种 命令的处理。
【技术特征摘要】
【专利技术属性】
技术研发人员：高云峰，曾志，
申请(专利权)人：深圳市大族激光科技股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。