用于唯一识别外围组件设备的系统和方法技术方案

用于在信息处理系统中识别外围设备的系统，该系统使用关于每个外围组件设备的基于路径的签名。包括了静态表，该静态表用于列出每个外围设备的路径，并且基本输入输出系统（ＢＩＯＳ）可访问该静态表。配置该ＢＩＯＳ来识别相关联的外围组件，并确定关于每个外围组件的基于路径的设备签名。

【技术实现步骤摘要】

本专利技术涉及计算机系统领域，并且更具体地涉及用于识别外围组件设备的系统和方法。
技术介绍
由于信息的价值和效用不断增加，个人和商业领域中都在寻求额外的方法来处理和存储信息。对用户来说一种可利用的选择是信息处理系统。信息处理系统通常为商业、个人、或其它用途对信息或数据进行处理、汇编、存储、和/或通信，以允许用户利用信息的价值。由于不同用户或应用对技术和信息处理的需要和需求存在变化，因此信息处理系统也可能存在变化，相应的变化是关于被处理的信息是什么，如何处理信息，有多少信息要进行处理、存储或通信，以及如何快速和有效地对信息进行处理、存储或通信。信息处理系统的变化允许信息处理系统成为通用的并为特定的用户或特定的用途，诸如金融交易处理、航空预定、企业数据存储、或全球通信进行配置。此外，信息处理系统可包括大量的硬件和软件组件，可以配置这些组件用于对信息进行处理、存储、及通信，这些组件可以包括一种或多种计算机系统、数据存储系统、及网络系统。当在信息处理系统中引导计算机系统时，可以使用几种可引导设备的任一种来引导计算机系统。诸如软盘驱动器或光盘只读存储器(CD-ROM)的某些可引导设备，可以模拟或接收来自基本输入输出系统(BIOS)的控制。诸如依赖外围组件互连总线(PCI设备)的其他实例性的可引导设备，可以提供他们自己的引导代码。通常，用户可以为可利用的可引导设备设置引导操作时计算机跟随的引导顺序。用户希望从一个引导操作到下一个始终如一地跟随该引导顺序。外围组件设备可以包括适用于外围组件互连(PCI)、快速外围组件互连(PCIE)、扩展的外围组件互连(PCI-X)的设备。典型地，信息处理系统使用用于识别特殊的外围组件的位置的总线/设备/功能识别系统(“bus/dev/fn”)来识别这样的外围组件。当该bus/dev/fn系统可用时，如果从一次引导到下一次引导在信息处理系统添加或移除设备，那么会改变特殊的外围组件设备(或对应的设备插槽)的bus/dev/fn标识符。如果bus/dev/fn标识符在引导操作之间变化，会出现一些问题。例如，如果将可引导设备的顺序基于每个设备的bus/dev/fn和系统配置变化列入BIOS中，那么将不再校正该列表的bus/dev/fn标识符并且将不依照该BIOS引导规范引导该可引导设备。此外，如果发生配置错误或另一个运行时间错误，该信息处理系统可能不能识别已遇到错误的设备。现有的唯一地识别PCI设备的方法的主要缺点，即所使用的唯一的签名专用于特殊的计算平台。因此，用来产生这样的唯一签名的代码对于每个新系统来说必须重写。
技术实现思路
因此，产生了关于在信息处理系统中用于识别外围组件的改进的系统和方法的需求。产生了进一步的需求，该需求是关于在信息处理系统中跟随那里的外围组件的安装和移除始终如一地识别外围组件的系统和方法。描述了在信息处理系统中用于识别外围组件设备而产生基于路径的签名的方法和设备，该方法和设备可以减轻在信息处理系统中识别外围组件设备的现有的系统和方法的相关缺点和难度。一方面，公开了包括一个或多个处理资源的信息处理系统、与处理资源通信的第一主机总线、以及与该第一主机总线通信的多个外围组件设备。每个外围组件设备具有与该第一主机总线相关的定义的路径。该信息处理系统同样包括列出关于每个组件设备的路径的基本输入输出系统(BIOS)和静态表。将BIOS配置成识别每个外围组件设备，并提供关于每个外围组件的定义的基于路径的设备签名。另一方面，公开了识别外围组件的系统，该系统包括基本输入输出系统(BIOS)、静态表、以及外围组件互连(PCI)总线计数器。该静态表与该BIOS相关联，并且列出路径信息和关于每个组件设备的定义的设备签名。配置该PCI总线计数器来识别与每个设备插槽相关联的外围组件，并产生用于识别每个相关外围组件的基于路径的组件签名。另一个方面是用于识别外围组件的方法，该方法包含产生静态表，该静态表列出多个外围组件设备的唯一签名和它们的相对路径。该方法同样包括识别一个或多个与外围组件设备插槽相关联的组件并产生组件签名，该组件签名能够识别每个相关外围组件并包括基于路径的标识符。本公开包括多个重要的技术优势。一个重要的技术优势是，提供了在信息处理系统中为多个外围组件的每一个列出路径的静态表。该基于路径的标识提供稳定的标识符，当在系统中添加或移除外围组件时或从系统中添加或移除附加的主机总线时该标识符不改变。将通过这里提供的附图、说明书和权利要求书向所属
的技术人员展现附加的优势。附图说明通过参照结合附图的下列说明，可更完整和透彻地理解本专利技术及其优势，附图中相同的附图标记表示相同的特征，其中图1显示了根据本公开的教导的信息处理系统；图2A和2B是表示图1的信息处理系统的设备树；图3是根据本公开的教导的用于识别外围组件的方法的流程图；图4是根据本公开的教导的签名表；以及图5A和5B是根据本公开的教导的用于识别外围组件的签名字段。具体实施例方式通过参照附图1-5可更好的理解本专利技术的优选的实施例及其优势，其中相同的数字涉及相同的和相应的部分、相同的元件名称涉及相同的和相应的元件。出于本公开的目的，信息处理系统可包括任何手段或手段的集合，所述手段可用于进行计算、分类、处理、发送、接收、检索、发生、转换、存储、显示、表明、探测、记录、复制、操作、或使用任何形式的信息、情报、或用于商业、科学、控制或其它用途的数据。例如，信息处理系统可以是个人电脑、网络存储设备、或其它任何合适的设备并且可以在大小、外形、性能、功能性及价格上变化。信息处理系统可包括随机存取存储器(RAM)，诸如中央处理单元(CPU)或硬件或软件控制逻辑的一种或多种处理资源，只读存储器(ROM)，和/或其它类型的非易失存储器。信息处理系统的附加组件可包括一种或多种磁盘驱动器，一种或多种网络端口，用来和外设及诸如键盘、鼠标、显示器的各种输入输出设备(I/O)通信。信息处理系统也包括一组或多组总线，可以在各种硬件组件间进行通信。现在参照图1所显示，信息处理系统通常表示为100。信息处理系统100包括第一中央处理器单元(CPU)110和第二CPU 112。CPU 110和CPU 112与北桥114通信。北桥114与第一主机总线116和第二主机总线118通信。第一主机总线116与PCIE引导端口142、144和146通信。PCIE引导端口142具有bus0/dev0/fia0的bus/dev/fn编号。PCIE引导端口144具有bus0/dev1/fn0的bus/dev/fn编号。并且PCIE引导端口146具有bus0/dev2/fn0的bus/dev/fn编号。PCIE引导端口142通过连接148与PCIE至PCI-X桥150通信。指定连接148为总线1。PCIE至PCI-X桥150包括端口152和154。端口152具有dev0/fn0的dev/fn编号，端口154具有dev0/fn2的dev/fn编号。端口152通过连接156与外围组件设备158通信，指定连接156为总线2。端口154通过连接160与外围组件设备162通信，指定连接160为总线3。PCIE引导端口144通过连接164与外围组件设备166通信，指定连接164为总线4本文档来自技高网...

【技术保护点】
一种信息处理系统，该系统包括：至少一个处理资源；与该处理资源相关联的第一主机总线；与该第一主机总线通信的多个外围组件设备，该外围组件设备具有关于该第一主机总线定义的路径；与该第一主机总线相关联的基本输入输出系 统；与该基本输入输出系统相关联的静态表，该静态表列出关于该多个外围组件设备的每一个的路径、列出关于每个外围组件设备所对应的基于路径的设备签名；以及配置该基本输入输出系统来识别相关联的外围组件设备的路径，并确定关于识别外围组件 所对应的基于路径的设备签名。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：AP博兰，SEH马哈茂德，M兰加拉贾，A哈里拉马萨米，
申请(专利权)人：戴尔产品有限公司，
类型：发明
国别省市：US[美国]