用于多个处理器的存储器访问方法和装置制造方法及图纸

一种方法和装置，用于将父处理器地址转换匹配到媒体处理器的地址转换，并且通过分离的转换表信息向多个媒体处理器提供并发的存储器访问。特别地，当媒体应用程序分配将由运行在主处理器和媒体处理器上的媒体应用程序共享的存储器时，将用于给定的媒体应用程序的页目录复制到媒体处理器的页目录。

【技术实现步骤摘要】
【国外来华专利技术】
所要求的本专利技术的实现一般涉及媒体信息的传送，尤其涉及用于多个媒体处理器的存储器访问。
技术介绍
具有媒体功能的PC系统需要用于主机CPU和媒体处理器两者的高速存储器系统。CPU和媒体处理器可以缓存频繁使用的数据和地址转换。媒体处理的某些部分会受到与实时影像和音频相关的严格的帧定时约束，从而建议需要分离存储的地址转换。特别地，CPU和媒体处理器优选地能够对公共存储器系统进行快速访问，以执行它们的不同的媒体处理部分，以及对于各种媒体处理单元，在它们自己和CPU之间迅速同步。附图说明包含在说明书中并且构成其一部分的附图，连同说明书一起举例说明了依据本专利技术的原理的一个或多个实现，并说明了这种实现。附图不必按比例绘制，重点在于说明本专利技术的原理。在附图中图1说明了示例系统；图2说明了媒体存储器处理的示例实现；和图3是说明提供媒体存储器系统的示例处理的流程图。具体实施例方式下列详细说明引用了附图。可以在不同的附图中使用相同的参考标记，以标识相同的或类似的元件。在下列说明中，为了说明而不是限制的目的，阐明了特定细节，例如特定的结构、体系结构、接口、技术等等，以便于提供对本专利技术各个方面的彻底理解。然而，对于那些受益于本公开的本领域技术人员来讲，显而易见的是，本专利技术的各个方面可以被实现为脱离这些特定的细节的其它的例子。在某些场合中，省略对已知的设备、电路和方法的描述，以使得不会因为不必要的细节而使本专利技术的说明不清楚。图1说明了一种示例系统。系统100包括处理器102，在一个实施例中其可以是父处理器(为了说明，还称为“父”处理器)。系统100还可以包括一个或多个额外的处理器104，在一个实施例中，其可以被称为“媒体”处理器(为了说明，还称为“附加”处理器)。该实施例不局限于使用特定类型的处理器。实际上，结合处理器和存储器的通常了解的结构和信号来描述实施例。处理器102和104可以包括通用或专用处理设备和/或逻辑。处理器102和104可以被用于处理媒体信息。然而，特定的实施例包括当前在Pentium微处理器和相关芯片组中使用的结构，所述Pentium微处理器由Intel公司销售。然而，本专利技术不局限于使用在Pentium处理器中使用的下述结构和信号。在一些实现中，附加处理器104处理媒体信息(或者可能其它与通信相关的信息)。为了说明的目的，所发送的媒体信息可以包括视频和/或语音信息，但是本专利技术在这一点上没有限制。系统100可以接收和处理符合这里的说明的其它类型的媒体信息。由处理器处理的媒体信息可以包括以如下格式编码的图像信息，例如MPEG-1、MPEG-2、MPEG-4、H.264、Windows Media Video Version 9(WMV 9)、JPEG 2000和高级视频系统(AVS)等格式。所要求的本专利技术不局限于这里所述的格式，而是可以根据这里所公开的方案使用任何当前已知的或今后开发的媒体格式。媒体信息还可以或替换地包括其它信息，例如通话或其它的音频信息。大多数通用微处理器使用虚拟的或请求页(demand-paged)存储器方案，其中，程序的执行环境的各个部分被按照需要映射入物理存储器。虚拟存储器方案允许使用比微处理器的线性地址空间更小的物理存储器，并且还提供存储器保护的机制，从而使得共享同一物理存储器的多个任务(程序)不会互相进行不利的干扰。父处理器102经由芯片组108与存储器106通信。芯片组108还可以用作到其它总线的桥，例如外围组件总线，该芯片组108连接到媒体处理器104和各种I/O设备110。对于大多数现代的计算机系统，微处理器使用线性地址来指代位置，但是通过在地址总线上提供特定的存储器位置的物理地址来从特定的存储器位置检索对象。线性地址可以与物理地址相同，在这种情况下，不需要地址转换。然而，通常使用虚拟存储器方案，其中，线性地址被转换为物理地址。在这种情况下，线性地址还可以被称为虚拟地址。线性地址空间是由微处理器产生的所有线性地址的集合，然而物理地址空间是所有物理地址的集合。虚拟或请求页存储器系统可以被说明为线性(虚拟)地址空间和物理地址空间之间的映射。在虚拟存储器系统中，线性和物理地址空间被分成连续地址的多个块，如果它们具有固定的大小或具有多个固定的大小中的任一个，那么它们通常被称为页。典型的页大小例如可以是4K字节。系统100的示例实现可以包括由访问公共存储器106的父处理器102和多个附加处理器104产生的存储器参考，但是在这一点上本专利技术不受限制。图2说明了媒体存储器处理的示例实现。特别地，说明了处理器202、附加处理器204、存储器206和地址转换之间的示例关系。附加处理器204可以与父处理器202共享存储器206。例如，在一个实施例中，当媒体帧定时要求不严格时，父处理器202和媒体处理器形式的附加处理器204共享地址转换系统。父处理器202可以包括控制单元(未示出)，其中设有许多寄存器，包括例如CR3的控制寄存器208。控制寄存器208包含页目录所在的地址。本专利技术的实施例维护相同的公共数据结构和一些相同的操作程序，以管理控制寄存器208的内容。同时，为附加处理器204提供数据结构的副本。可以经由分离的转换表硬件来提供用于多个媒体处理器204的并发存储器访问，其中每个转换表硬件专用于单个媒体应用程序。因为父处理器地址转换与媒体处理器的转换匹配，所以父处理器202可以交换存储器指针而无需改变。如以下详细论述的，实现其的一种方法是将用于给定的媒体应用程序的父处理器的页目录复制到媒体处理器的页目录。当媒体应用程序分配可以由在父处理器202和媒体处理器204上运行的媒体应用程序共享的存储器时，可以这么做。在主存储器214中的或者在父处理器或媒体处理器的数据高速缓存(未示出)中的数据可以被保留而不被交换到磁盘。在主存储器214中保留数据限制了媒体应用程序所遇到的最大访问延迟，这允许它们直接由媒体定时信号来控制(gate)。来自父处理器202和媒体处理器204的数据可以同时被高速缓存，而无需如传统配置一样要求将其交换到磁盘。并发存储器访问允许直接由适当的媒体定时信号(例如显示系统的垂直回扫信号)或由进入的TV流产生的同步信号来控制媒体应用程序的前进过程，而不是依赖于用于这些定时服务的父处理器的操作系统。这还可以允许抵抗“丢失视频帧”的改进的健壮性，以用于降低了成本的减少的视频缓冲，或者用于减少的媒体处理延迟，其对于所选择的交互式应用以及更简单的设计会是重要的，这是因为媒体处理器204不需要抢先(pre-emptive)调度硬件。并发存储器访问还可以消除交换开销，其中，如果只有在父应用程序运行在父处理器202上时，媒体处理器204必须运行媒体应用程序，那么可能发生所述交换开销。每个访问它的物理存储器区域的媒体存储器事务会是受限制的，从而防止应用程序中的故障破坏属于另一个应用程序的数据。在应用程序生成越界(out-of-bound)地址情况中，转换系统可以发信号通知寻址故障。这可以在媒体处理器的存储器地址转换单元中实现，其中，媒体进程ID为该进程选择适当的地址转换。虽然图1和2中的系统100和200包括分立元件，但是这些元件可能实现为硬件、软件/固件、或者它们的组合。当实现为硬本文档来自技高网...

【技术保护点】
一种方法，包括：将主处理器地址转换匹配到至少一个次级处理器地址转换；通过分离的转换表信息向至少一个次级处理器提供并发的共享存储器访问；以及通过所述共享存储器在所述主处理器和所述至少一个次级处理器之间交换实时数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B巴克斯特，P塞蒂，C霍尔，W克利福德，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]