本发明专利技术是揭露一种记忆体加解密装置，其包含一记忆体模组、一加解密金钥及一加解密单元。加解密单元是使用加解密金钥，对记忆体加解密装置所接收的一已加密输入资料进行解密，并对记忆体模组的一输出资料进行加密。
【技术实现步骤摘要】
本专利技术是提供一种记忆体，特别是一种 防止由记忆体外接介面上传输的讯号，得知记忆体内容的方法。
技术介绍
习知的保护记忆体资料的方法是将写入记忆体的资料，以加密H/W线路 加密后放入记忆体中，读取时是利用一个金钥把加密过的资料由记忆体中读 回，请参阅图1，是显示习知记忆体保护装置的方块图，其中当外部装置12 要将输入资料151写入记忆体模组11时，先透过一加解密单元13以加解密 金钥14将资料加密141为一已加密输入资料161，当输出资料152要读出时， 则透过加解密单元13以加解密金钥14将已加密输出资料162进行解密141， 这可以防止别人直接盗取此一记忆体的内容，缺点是可由记忆体外接介面上 去撷取讯号，而得知记忆体内容。为满足上述所提出的避免记忆体外接介面上资料被撷取的需求。 本专利技术人基于多年从事研究与诸多实务经验，经多方研究设计与专题 探讨，遂于本专利技术提出一种记忆体以作为前 述期望一实现方式与依据。
技术实现思路
有鉴于上述课题，本专利技术的主要目的是提供一种记忆体加解密装 置、系统及方法，特别是一种防止由记忆体外接介面上传输的讯号， 得知记忆体内容的方法。缘是，为达上述目的，依本专利技术的记忆体加解密装置，其包含一 记忆体模组、 一加解密金钥及一加解密单元。加解密单元是使用加解密 金钥，对记忆体加解密装置所接收的一已加密输入资料进行解密，并对记忆 体模组的一输出资料进行加密。承上所述，因依本专利技术的记忆体，此一 记载体可输入一加解密的金钥，加解密单元利用它来执行加解密的动作.往 后要写入资料到此记忆体时,利用此一金钥来加密写入指令及输入资料，当 此加密过的讯息送到此记忆体后，经过加解密单元解密之后，判定是写入资 料后，即将资料储存于记忆主体中.要读取记忆体的资料时，加密过的读出指 令及资料地址送到此记忆体后，经过加解密单元解密之后判定是读出资料指 令，将记忆主体内的指定位址的资料经过加解密单元加密后才输出。藉此以防 止有心人士读取记忆体所储的资料。附图说明图1是显示习知记忆体保护装置的方块图2是显示本专利技术的记忆体加解密装置的方块图3是显示本专利技术记忆体加解密系统的方块图4是显示本专利技术的记忆体输入资料的较佳实施例的方块图5是显示本专利技术的记忆体输出资料的较佳实施例的方块图6是显示本专利技术的记忆体加解密方法的步骤流程图。图号说明11-记忆体模组; 13:加解密单元; 14:输入资料； 16:加密；12:外部装置； 131:加解密金钥; 15:输出资料； 17:解密；21:已加密输入资料； 3L*第一加解密单元；32:第二加解密单元； 41:记忆体外接介面；51:已加密输出资料； S61 S63:步骤流程。具体实施例方式为使审査员对本专利技术的技术特征及所达成的功效有更进一步的 了解与认识，下文谨提供较佳的实施例及相关图式以为辅佐之用，并 以详细的说明文字配合说明如后。以下将参照相关图式，说明依本专利技术较佳实施例的记忆体加解密 装置、系统及方法，其中相同的元件将以相同的参照符号加以说明。请参阅图2，是显示本专利技术的记忆体加解密装置的方块图，其包 含一加解密金钥14、 一记忆体模组11及一加解密单元13。加解密单 元13是利用加解密金钥14，对记忆体加解密装置20所接收的己加密输入资 料161进行解密141，以产生一输入资料151，并对记忆体模组11的输出资 料152进行加密141，以产生一己加密输出资料162。其中，上述己加密输入资料是包含记忆体模组的写入指令、待写入 的资料、记忆体模组的读出指令及待读出资料的记忆体位址，上述输出资料 是记忆体模组的一读出资料，上述记忆体模组较佳的是 一电子抹除式唯读 记忆体模组或一快闪记忆体模组。请参阅图3，是显示本专利技术记忆体加解密系统的方块图，此记忆 体加解密系统30包含一记忆体模组11、 一外部装置12、 一加解密金 钥14、 一第一加解密单元31及一第二加解密单元32。第一加解密单 元31是配置于外部装置12,其使用加解密金钥14，对外部装置12 欲传送至记忆体模组11的输入资料151进行加密，以产生一已加密 输入资料161，并对由记忆体模组11所传送至外部装置12的已加密 输出资料162进行解密，以产生一输出资料152。第二加解密单元32是配置于记忆体模组11，其使用加解密金钥14，对记忆体模组11欲传送至外部装置12的输出资料152进行加密，已产生一 已加密输出资料162，并对外部装置12所传送至记忆体模组11的已加密输入 资料161进行解密，以产生输入资料151。其中，输入资料151及输出资 料152是储存于记忆体模组11。上述输入资料是包含记忆体模组的写入指令、待写入的资料、记忆体 模组的读出指令及待读出资料的记忆体位址，上述输出资料是记忆体模组的 一读出资料，上述记忆体模组较佳的是一电子抹除式唯读记忆体模组 (Electrically Erasable Programmable Read Only Memory,EEPR0M)或 一快闪记忆体模组(Flash)。请参阅图4，是显示本专利技术的记忆体输入资料的较佳实施例的方块图，此 记忆体加解密系统30中外部装置12先透过第一加解密单元31以加解密金 钥14将未加密的输入资料151进行加密42，以产生一已加密输入资料161， 然后经由记忆体外接介面41将已加密输入资料161进行传输，再由第二加解 密单元32以加解密金钥14将资料解密343为原始的输入资料151，并将输入 资料151传送至记忆体模组11储存。请参阅图5，是显示本专利技术的记忆体输出资料的较佳实施例的方块图，此 记忆体加解密系统30中记忆体模组11先透过第二加解密单元32以加解密 金钥14将输出资料152进行加密42，产生一己加密输出资料162，然后经由 记忆体外接介面41将已加密输出资料162进行传输，再由第一加解密单元31 以加解密金钥14将资料解密17为原始的输出资料152，并将输出资料152传 送至外部装置12。请参阅图6，是显示本专利技术的记忆体加解密方法的步骤流程图，其步骤如后步骤S61:提供一加解密金钥； 步骤S62:提供一记忆体模组； 步骤S63:配置一加解密单元于记忆体模组；步骤S64:当记忆体模组接收一已加密输入资料，则使用加解密单元及加解密金钥对已加密输入资料进行解密；步骤S65:当记忆体模组欲传送一输出资料至远端时，则使用加解密单 元及加解密金钥对输出资料进行加密以产生一已加密输出资料，并将己加 密输出资料传送至远端。其中，上述已加密输入资料包含记忆体模组的写入指令、待写入的资 料、记忆体模组的读出指令及待读出资料的记忆体位址，上述输出资料为记 忆体模组的一读出资料，上述记忆体模组较佳的是 一 电子抹除式唯读记忆 体模组或一快闪记忆体模组。以上所述仅为举例性，而非为限制性者。任何未脱离本专利技术的精 神与范畴，而对其进行的等效修改或变更，均应包含于本专利技术的权利 要求范围中。权利要求1、一种记忆体加解密装置，其特征是，至少包含一加解密金钥；一记忆体模组；一加解密单元，是使用该加解密金钥，对该记忆体加解密装置所接收的一已加密输入资料进行解密，并对该记忆体模组的一输出资料进行加密。2、 根据权利要求1所述的记忆体加解密装置，其特征是，该已加密输入 本文档来自技高网...
【技术保护点】
一种记忆体加解密装置，其特征是，至少包含：一加解密金钥；一记忆体模组；一加解密单元，是使用该加解密金钥，对该记忆体加解密装置所接收的一已加密输入资料进行解密，并对该记忆体模组的一输出资料进行加密。
【技术特征摘要】
【专利技术属性】
技术研发人员：许永桓，
申请(专利权)人：英属盖曼群岛商福华先进微电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。