芯片上处理数据的方法和系统技术方案

一种用于在芯片上用由该芯片通过双倍数据速率总线接收的同步数据字处理数据的方法，在该总线上，在时钟信号的一个边沿上锁存同步数据字的第一半，在时钟信号的下一个边沿上锁存同步数据字的第二半，该方法包括步骤：　　　　通过所述同步数据字的所述第一半接收足以独立于所述第二半地执行逻辑功能的数据；　　　　在所述同步数据字的所述第一半和所述第二半对准相同的本地时钟边沿之前，开始所述逻辑功能。

【技术实现步骤摘要】

本专利技术涉及用于组织和使用通过双倍数据速率总线发送和接收 的数据的系统及方法，并且尤其涉及组织和使用控制数据的改进的系 统和方法。
技术介绍
通常在数字数据系统中，具体地说在计算机系统中，对于更大带 宽和更高性能存在不断增加的驱动力。这些系统由通过总线互连的分 立集成电路芯片组成。响应于时钟脉冲，数据通过芯片并且在芯片之 间移动，所述时钟脉沖是用来保持并行路径中数据的同步。以当前系 统中的极高数据速率，在总线上沿着一个路径的数据传播相对该总线 上另一个路径的数据传播的变化(即偏移)可以超出一个时钟周期。美国专利6，334，163揭示了可以补偿大于一个时钟周期的总线偏移而没 有性能损失的所谓弹性接口 (EI)，该专利被转让给本申请的受让人 并且此处作为参考被引入。然而，封装工艺尚未能够相应升级以匹配 芯片和接口技术的性能和带宽。为了减少芯片上I/0端子的数量和芯片 之间总线的传导路径的数量，现有技术以所谓的双倍数据速率(DDR ) 传送数据，该技术中在时钟的上升和下降沿将数据发送到总线上。与 仅在上升或下降沿传送数据的系统相比较，这允许仅用半数总线导线和半数i/o端口传送相同数据量(即带宽)。在某些控制数据字比物理双倍数据速率总线宽的控制路径中，在 时钟的一个边沿仅发送控制数据的一部分的能力可能在等待剩余控制 数据的同时引入半周期的时延，所述剩余控制数据在下一个时钟边沿 被传送。例如，在从CPU到L2高速緩存的控制/地址路径中，如果只有 地址信息的第一部分(first shot)能够在第一个半总线周期上发送，则全地址占用另一个半周期到达目的地。在使用双倍数据速率接口的 系统中数据的现有技术组织和利用的该额外时延引入了会降低总性能 的时延。图1图解了一个组关联高速緩存的中央处理器芯片CP与系统控 制器芯片sc之间典型的现有技术接口 。在该现有技术的示例性例子 中，总线是40位宽，数据速率为x，在CP驱动器时钟信号的一个边沿 将数据传送到总线上。图2图解了具有与图1的接口相同的数据传送速 率的现有技术接口，但是以双倍数据速率操作，即在芯片时钟的两个 边沿上传送数据。虽然总的数据速率与图l中的相同，但是此处总线只 有20位宽，而数据速率为2x。图3和6图解了利用图1的单数据速率总线的组关联高速緩存访问 所需的本地时钟周期的数量。在该对比说明中，使用5个本地时钟周期。 第一时钟周期用来锁存接口寄存器CO中的整个地址数据。第二时钟周 期确定芯片内优先级仲裁(假定有不止一个针对目录访问的潜在请求 者)。第三时钟周期存储地址寄存器(Cl)中的地址数据，并且访问 具有高速緩存地址的全等段(congruent segment)的高速緩存目录。 第四本地时钟在寄存器"目录(Dir) C2，，中存储目录(Dir)输出，以 及在寄存器"管道(Pipe) (C2)，，中存储高速緩存数据地址，并且在 比较命中步骤中比较地址。第五本地时钟周期在寄存器"管道(Pipe) C3，，中存储目录命中数据。图4和7图解了利用图2的双倍数据速率总线的现有技术步骤。因 为通过接口发送的第 一个20位被存储并且等待半个周期，直到发送第 二个20位，因而损失了半个周期的时延，所以此处需要5个半周期。除 了地址的第 一个20位被存储在分级寄存器Stg中半个周期以等待接收 地址的第二个20位之外，此处的步骤基本上与结合图3和6所说明的相 同。在半周期的结尾，第一个20位被传送到存储第二个20位的寄存器 接口CO中。从这里开始，各步骤与结合图3和6所描写的相同
技术实现思路
本专利技术的目的是提供一种系统及方法，用于以组织和使用通过双 倍数据速率接口发送的数据，使得系统操作不经历时间损失。简而言之，本专利技术考虑一种系统和方法，其独立于第二周期地组织和利用数据的第一周期，使得时延不受损失。存在许多应用。在L2 高速緩存的优选实施例中，系统在第一个半周期中发送全等类数据 (congruent class data )和"快速路径"获取位，以允许快速访问L2流 水线。如果请求快速访问，则大多数情况下操作可得到立即执行(在 与其它资源冲突的条件下)的优先级，并且可以开始访问具有全等类 数据的L2高速緩存目录。对目录查找关键的命令/模式/标签信息在第 一个半周期到达，而比较地址和其它标签可在下一个半周期到达。用 这种方法，关键路径的目录查找部分不必产生等待控制数据的第二个 半周期的损失。附图说明被认为是专利技术的主题内容在说明书中结论部分的权利要求书中 被特别指出并明确要求保护。通过以下结合附图的详细说明将明白本 专利技术的上述及其它目的、特性和优点，其中图l是两个芯片之间的现有技术弹性接口的简化方框图，所述芯 片在单时钟沿上，即以单数据速率传送数据。图2是类似于图1的方框图，其图解了可比较的双倍数据速率总线。图3是示出了现有技术目录访问的阶段的方框图，在所述目录访 问中从单数据速率总线接收目录地址。图4是类似于图3的方框图，其示出了现有技术目录访问的阶段， 在所述目录访问中从双倍数据速率总线接收目录地址。图5是类似于图4的方框图，其示出了根据本专利技术的教导的目录访 问的阶段。图6图解了图3中所图解的现有技术目录访问的操作中的本地时 钟周期。图7图解了图4中所图解的现有技术目录访问的操作中的本地时 钟周期。图8图解了根据本专利技术的教导的目录访问的操作中的本地时钟周 期，该操作在图5中被图解。具体实施例方式现在连同附图的图2—起参照图5和8，根据本专利技术的教导，在通 过如上述现有技术例子的具有40位地址的双倍数据速率总线寻址L2 高速緩存时，如上结合图2所说明的，CP驱动器在计算机处理器芯片 的第一个时钟沿发送40位地址的20位。根据本专利技术的教导，包括在地 址的该第一个20位内的是目录查找所需的全等类数据。地址的该第一 个20位也可包含目录查找所需的命令和标签信息。如图8所示，到第一 个时钟周期结束时，地址的包含全等类数据的所发送的第一个20位被 锁存在接口寄存器CO中。半个时钟周期后，地址的第二半被锁存在比 较地址寄存器C1中。在第二个时钟周期中，基于寄存器CO中的数据， 进行芯片内优先级仲裁(假定有不止一个针对目录访问的潜在请求 者)。接口寄存器CO中的数据被锁存在目录地址寄存器Cl中，"目录 (Dir)"是地址，并且在第三个时钟周期，寻址的目录内容被锁存在 寄存器"目录C2"中。在第三个时钟周期，寄存器"比较C1地址，，中的 地址的第二半被锁存在寄存器"管道C2"中。在第四个时钟周期，比较 寄存器"管道C2，，和"目录C2，，的内容，如果命中，则在第五个时钟周期， 目录数据被锁存在寄存器"管道C3"中。地址数据的第二个第一半被存储在系统控制器芯片SC上的两个 寄存器寄存器Stgl和Stg2中。即使地址的第二半未被锁存到地址接 口寄存器CO中，直到半个时钟周期后，存储控制器优先级步骤仍在下 一个时钟周期的起始处开始。在该半个时钟周期的边沿上，存储在寄 存器Stgl中的地址数据的第 一半连同地址的第二半一起被锁存到地址 接口寄存器CO中。根据本专利技术的高速緩存目录(Dir)输入包含具有 两个选择输入(快速和普通)的多路复用器MUX。存储在寄存器Stg2中的快速位激活快速选择输本文档来自技高网...

【技术保护点】
一种用于在芯片上用由该芯片通过双倍数据速率总线接收的同步数据字处理数据的方法，在该总线上，在时钟信号的一个边沿上锁存同步数据字的第一半，在时钟信号的下一个边沿上锁存同步数据字的第二半，该方法包括步骤：通过所述同步数据字的所述第一半接收足以独立于所述第二半地执行逻辑功能的数据；在所述同步数据字的所述第一半和所述第二半对准相同的本地时钟边沿之前，开始所述逻辑功能。

【技术特征摘要】

【专利技术属性】
技术研发人员：帕特里克·J·米尼，迈克尔·费，艾伦·P·瓦格斯塔弗，克里斯托弗·J·贝利，陈杨，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US